include/configs/PM520.h

   1 /*
   2  * (C) Copyright 2003-2005
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #ifndef __CONFIG_H
  25 #define __CONFIG_H
  26
  27 /*
  28  * High Level Configuration Options
  29  * (easy to change)
  30  */
  31
  32 #define CONFIG_MPC5200
  33 #define CONFIG_MPC5xxx          1       /* This is an MPC5xxx CPU */
  34 #define CONFIG_PM520            1       /* ... on PM520 board */
  35
  36 #define CFG_MPC5XXX_CLKIN       33000000 /* ... running at 33MHz */
  37
  38 #define CONFIG_MISC_INIT_R
  39
  40 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH  */
  41 #define BOOTFLAG_WARM           0x02    /* Software reboot           */
  42
  43 #define CFG_CACHELINE_SIZE      32      /* For MPC5xxx CPUs */
  44 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
  45 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value */
  46 #endif
  47
  48 /*
  49  * Serial console configuration
  50  */
  51 #define CONFIG_PSC_CONSOLE      1       /* console is on PSC1 */
  52 #define CONFIG_BAUDRATE         9600    /* ... at 9600 bps */
  53 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
  54
  55
  56 #ifdef CONFIG_MPC5200   /* MPC5100 PCI is not supported yet. */
  57 /*
  58  * PCI Mapping:
  59  * 0x40000000 - 0x4fffffff - PCI Memory
  60  * 0x50000000 - 0x50ffffff - PCI IO Space
  61  */
  62 #define CONFIG_PCI              1
  63 #define CONFIG_PCI_PNP          1
  64 #define CONFIG_PCI_SCAN_SHOW    1
  65
  66 #define CONFIG_PCI_MEM_BUS      0x40000000
  67 #define CONFIG_PCI_MEM_PHYS     CONFIG_PCI_MEM_BUS
  68 #define CONFIG_PCI_MEM_SIZE     0x10000000
  69
  70 #define CONFIG_PCI_IO_BUS       0x50000000
  71 #define CONFIG_PCI_IO_PHYS      CONFIG_PCI_IO_BUS
  72 #define CONFIG_PCI_IO_SIZE      0x01000000
  73
  74 #define CONFIG_NET_MULTI        1
  75 #define CONFIG_EEPRO100         1
  76 #define CFG_RX_ETH_BUFFER       8  /* use 8 rx buffer on eepro100  */
  77 #undef  CONFIG_NS8382X
  78
  79 #define ADD_PCI_CMD             CFG_CMD_PCI
  80
  81 #else   /* MPC5100 */
  82
  83 #define ADD_PCI_CMD             0  /* no CFG_CMD_PCI */
  84
  85 #endif
  86
  87 /* Partitions */
  88 #define CONFIG_DOS_PARTITION
  89
  90 /* USB */
  91 #if 1
  92 #define CONFIG_USB_OHCI
  93 #define ADD_USB_CMD             CFG_CMD_USB | CFG_CMD_FAT
  94 #define CONFIG_USB_STORAGE
  95 #else
  96 #define ADD_USB_CMD             0
  97 #endif
  98
  99 #if defined(CONFIG_BOOT_ROM)
 100 #define ADD_DOC_CMD             0
 101 #else
 102 #define ADD_DOC_CMD             CFG_CMD_DOC
 103 #endif
 104
 105 /*
 106  * Supported commands
 107  */
 108 #define CONFIG_COMMANDS        (CONFIG_CMD_DFL  | \
 109                                 ADD_DOC_CMD     | \
 110                                 ADD_PCI_CMD     | \
 111                                 ADD_USB_CMD     | \
 112                                 CFG_CMD_BEDBUG  | \
 113                                 CFG_CMD_DATE    | \
 114                                 CFG_CMD_DHCP    | \
 115                                 CFG_CMD_EEPROM  | \
 116                                 CFG_CMD_FAT     | \
 117                                 CFG_CMD_I2C     | \
 118                                 CFG_CMD_IDE     | \
 119                                 CFG_CMD_NFS     | \
 120                                 CFG_CMD_SNTP    )
 121
 122 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
 123 #include <cmd_confdefs.h>
 124
 125 /*
 126  * Autobooting
 127  */
 128 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
 129
 130 #define CONFIG_PREBOOT  "echo;" \
 131         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
 132         "echo"
 133
 134 #undef  CONFIG_BOOTARGS
 135
 136 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 137         "netdev=eth0\0"                                                 \
 138         "hostname=pm520\0"                                                      \
 139         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
 140                 "nfsroot=$(serverip):$(rootpath)\0"                     \
 141         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
 142         "addip=setenv bootargs $(bootargs) "                            \
 143                 "ip=$(ipaddr):$(serverip):$(gatewayip):$(netmask)"      \
 144                 ":$(hostname):$(netdev):off panic=1\0"                  \
 145         "flash_nfs=run nfsargs addip;"                                  \
 146                 "bootm $(kernel_addr)\0"                                \
 147         "flash_self=run ramargs addip;"                                 \
 148                 "bootm $(kernel_addr) $(ramdisk_addr)\0"                \
 149         "net_nfs=tftp 200000 $(bootfile);run nfsargs addip;bootm\0"     \
 150         "rootpath=/opt/eldk30/ppc_82xx\0"                                       \
 151         "bootfile=/tftpboot/PM520/uImage\0"                             \
 152         ""
 153
 154 #define CONFIG_BOOTCOMMAND      "run flash_self"
 155
 156 #if defined(CONFIG_MPC5200)
 157 /*
 158  * IPB Bus clocking configuration.
 159  */
 160 #undef CFG_IPBSPEED_133                 /* define for 133MHz speed */
 161 #endif
 162 /*
 163  * I2C configuration
 164  */
 165 #define CONFIG_HARD_I2C         1       /* I2C with hardware support */
 166 #define CFG_I2C_MODULE          2       /* Select I2C module #1 or #2 */
 167
 168 #define CFG_I2C_SPEED           100000 /* 100 kHz */
 169 #define CFG_I2C_SLAVE           0x7F
 170
 171 /*
 172  * EEPROM configuration
 173  */
 174 #define CFG_I2C_EEPROM_ADDR             0x58
 175 #define CFG_I2C_EEPROM_ADDR_LEN         1
 176 #define CFG_EEPROM_PAGE_WRITE_BITS      4
 177 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS  10
 178
 179 /*
 180  * RTC configuration
 181  */
 182 #define CONFIG_RTC_PCF8563
 183 #define CFG_I2C_RTC_ADDR                0x51
 184
 185 /*
 186  * Disk-On-Chip configuration
 187  */
 188
 189 #define CFG_DOC_SHORT_TIMEOUT
 190 #define CFG_MAX_DOC_DEVICE      1       /* Max number of DOC devices    */
 191
 192 #define CFG_DOC_SUPPORT_2000
 193 #define CFG_DOC_SUPPORT_MILLENNIUM
 194 #define CFG_DOC_BASE            0xE0000000
 195 #define CFG_DOC_SIZE            0x00100000
 196
 197 #if defined(CONFIG_BOOT_ROM)
 198 /*
 199  * Flash configuration (8,16 or 32 MB)
 200  * TEXT base always at 0xFFF00000
 201  * ENV_ADDR always at  0xFFF40000
 202  * FLASH_BASE at 0xFC000000 for 32 MB
 203  *               0xFD000000 for 16 MB
 204  *               0xFD800000 for  8 MB
 205  */
 206 #define CFG_FLASH_BASE          0xfc000000
 207 #define CFG_FLASH_SIZE          0x02000000
 208 #define CFG_BOOTROM_BASE        0xFFF00000
 209 #define CFG_BOOTROM_SIZE        0x00080000
 210 #define CFG_ENV_ADDR            (0xFDF00000 + 0x40000)
 211 #else
 212 /*
 213  * Flash configuration (8,16 or 32 MB)
 214  * TEXT base always at 0xFFF00000
 215  * ENV_ADDR always at  0xFFF40000
 216  * FLASH_BASE at 0xFE000000 for 32 MB
 217  *               0xFF000000 for 16 MB
 218  *               0xFF800000 for  8 MB
 219  */
 220 #define CFG_FLASH_BASE          0xfe000000
 221 #define CFG_FLASH_SIZE          0x02000000
 222 #define CFG_ENV_ADDR            (0xFFF00000 + 0x40000)
 223 #endif
 224 #define CFG_MAX_FLASH_BANKS     1       /* max num of memory banks      */
 225
 226 #define CFG_MAX_FLASH_SECT      128     /* max num of sects on one chip */
 227
 228 #define CFG_FLASH_ERASE_TOUT    240000  /* Flash Erase Timeout (in ms)  */
 229 #define CFG_FLASH_WRITE_TOUT    500     /* Flash Write Timeout (in ms)  */
 230 #define CFG_FLASH_LOCK_TOUT     5       /* Timeout for Flash Set Lock Bit (in ms) */
 231 #define CFG_FLASH_UNLOCK_TOUT   10000   /* Timeout for Flash Clear Lock Bits (in ms) */
 232 #define CFG_FLASH_PROTECTION            /* "Real" (hardware) sectors protection */
 233
 234 #define PHYS_FLASH_SECT_SIZE    0x00040000 /* 256 KB sectors (x2) */
 235
 236 #undef CONFIG_FLASH_16BIT       /* Flash is 32-bit */
 237
 238
 239 /*
 240  * Environment settings
 241  */
 242 #define CFG_ENV_IS_IN_FLASH     1
 243 #define CFG_ENV_SIZE            0x10000
 244 #define CFG_ENV_SECT_SIZE       0x40000
 245 #define CONFIG_ENV_OVERWRITE    1
 246
 247 /*
 248  * Memory map
 249  */
 250 #define CFG_MBAR                0xf0000000
 251 #define CFG_SDRAM_BASE          0x00000000
 252 #define CFG_DEFAULT_MBAR        0x80000000
 253
 254 /* Use SRAM until RAM will be available */
 255 #define CFG_INIT_RAM_ADDR       MPC5XXX_SRAM
 256 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_SIZE       /* End of used area in DPRAM */
 257
 258
 259 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
 260 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 261 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
 262
 263 #define CFG_MONITOR_BASE    TEXT_BASE
 264 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
 265 #   define CFG_RAMBOOT          1
 266 #endif
 267
 268 #define CFG_MONITOR_LEN         (256 << 10)     /* Reserve 256 kB for Monitor   */
 269 #define CFG_MALLOC_LEN          (128 << 10)     /* Reserve 128 kB for malloc()  */
 270 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
 271
 272 /*
 273  * Ethernet configuration
 274  */
 275 #define CONFIG_MPC5xxx_FEC      1
 276 /*
 277  * Define CONFIG_FEC_10MBIT to force FEC at 10Mb
 278  */
 279 /* #define CONFIG_FEC_10MBIT 1 */
 280 #define CONFIG_PHY_ADDR         0x00
 281
 282 /*
 283  * GPIO configuration
 284  */
 285 #define CFG_GPS_PORT_CONFIG     0x10000004
 286
 287 /*
 288  * Miscellaneous configurable options
 289  */
 290 #define CFG_LONGHELP                    /* undef to save memory     */
 291 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt   */
 292 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 293 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size  */
 294 #else
 295 #define CFG_CBSIZE              256     /* Console I/O Buffer Size  */
 296 #endif
 297 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16)   /* Print Buffer Size */
 298 #define CFG_MAXARGS             16              /* max number of command args   */
 299 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
 300
 301 #define CFG_MEMTEST_START       0x00100000      /* memtest works on */
 302 #define CFG_MEMTEST_END         0x00f00000      /* 1 ... 15 MB in DRAM  */
 303
 304 #define CFG_LOAD_ADDR           0x100000        /* default load address */
 305
 306 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
 307
 308 /*
 309  * Various low-level settings
 310  */
 311 #if defined(CONFIG_MPC5200)
 312 #define CFG_HID0_INIT           HID0_ICE | HID0_ICFI
 313 #define CFG_HID0_FINAL          HID0_ICE
 314 #else
 315 #define CFG_HID0_INIT           0
 316 #define CFG_HID0_FINAL          0
 317 #endif
 318
 319 #if defined(CONFIG_BOOT_ROM)
 320 #define CFG_BOOTCS_START        CFG_BOOTROM_BASE
 321 #define CFG_BOOTCS_SIZE         CFG_BOOTROM_SIZE
 322 #define CFG_BOOTCS_CFG          0x00047800
 323 #define CFG_CS0_START           CFG_BOOTROM_BASE
 324 #define CFG_CS0_SIZE            CFG_BOOTROM_SIZE
 325 #define CFG_CS1_START           CFG_FLASH_BASE
 326 #define CFG_CS1_SIZE            CFG_FLASH_SIZE
 327 #define CFG_CS1_CFG             0x0004fb00
 328 #else
 329 #define CFG_BOOTCS_START        CFG_FLASH_BASE
 330 #define CFG_BOOTCS_SIZE         CFG_FLASH_SIZE
 331 #define CFG_BOOTCS_CFG          0x0004fb00
 332 #define CFG_CS0_START           CFG_FLASH_BASE
 333 #define CFG_CS0_SIZE            CFG_FLASH_SIZE
 334 #define CFG_CS1_START           CFG_DOC_BASE
 335 #define CFG_CS1_SIZE            CFG_DOC_SIZE
 336 #define CFG_CS1_CFG             0x00047800
 337 #endif
 338
 339 #define CFG_CS_BURST            0x00000000
 340 #define CFG_CS_DEADCYCLE        0x33333333
 341
 342 #define CFG_RESET_ADDRESS       0xff000000
 343
 344 /*-----------------------------------------------------------------------
 345  * USB stuff
 346  *-----------------------------------------------------------------------
 347  */
 348 #define CONFIG_USB_CLOCK        0x0001BBBB
 349 #define CONFIG_USB_CONFIG       0x00005000
 350
 351 /*-----------------------------------------------------------------------
 352  * IDE/ATA stuff Supports IDE harddisk
 353  *-----------------------------------------------------------------------
 354  */
 355
 356 #undef  CONFIG_IDE_8xx_PCCARD           /* Use IDE with PC Card Adapter */
 357
 358 #undef  CONFIG_IDE_8xx_DIRECT           /* Direct IDE    not supported  */
 359 #undef  CONFIG_IDE_LED                  /* LED   for ide not supported  */
 360
 361 #undef  CONFIG_IDE_RESET                /* reset for ide supported      */
 362 #define CONFIG_IDE_PREINIT
 363
 364 #define CFG_IDE_MAXBUS          1       /* max. 1 IDE bus               */
 365 #define CFG_IDE_MAXDEVICE       2       /* max. 2 drive per IDE bus     */
 366
 367 #define CFG_ATA_IDE0_OFFSET     0x0000
 368
 369 #define CFG_ATA_BASE_ADDR       MPC5XXX_ATA
 370
 371 /* Offset for data I/O                  */
 372 #define CFG_ATA_DATA_OFFSET     (0x0060)
 373
 374 /* Offset for normal register accesses  */
 375 #define CFG_ATA_REG_OFFSET      (CFG_ATA_DATA_OFFSET)
 376
 377 /* Offset for alternate registers       */
 378 #define CFG_ATA_ALT_OFFSET      (0x005C)
 379
 380 /* Interval between registers                                                */
 381 #define CFG_ATA_STRIDE          4
 382
 383 #endif /* __CONFIG_H */