arch/powerpc/cpu/mpc85xx/Kconfig

   1 menu "mpc85xx CPU"
   2         depends on MPC85xx
   3
   4 config SYS_CPU
   5         default "mpc85xx"
   6
   7 config CMD_ERRATA
   8         bool "Enable the 'errata' command"
   9         depends on MPC85xx
  10         default y
  11         help
  12           This enables the 'errata' command which displays a list of errata
  13           work-arounds which are enabled for the current board.
  14
  15 choice
  16         prompt "Target select"
  17         optional
  18
  19 config TARGET_SOCRATES
  20         bool "Support socrates"
  21         select ARCH_MPC8544
  22
  23 config TARGET_P3041DS
  24         bool "Support P3041DS"
  25         select PHYS_64BIT
  26         select ARCH_P3041
  27         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  28         imply CMD_SATA
  29         imply PANIC_HANG
  30
  31 config TARGET_P4080DS
  32         bool "Support P4080DS"
  33         select PHYS_64BIT
  34         select ARCH_P4080
  35         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  36         imply CMD_SATA
  37         imply PANIC_HANG
  38
  39 config TARGET_P5040DS
  40         bool "Support P5040DS"
  41         select PHYS_64BIT
  42         select ARCH_P5040
  43         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  44         imply CMD_SATA
  45         imply PANIC_HANG
  46
  47 config TARGET_MPC8548CDS
  48         bool "Support MPC8548CDS"
  49         select ARCH_MPC8548
  50         select FSL_VIA
  51         select SYS_CACHE_SHIFT_5
  52
  53 config TARGET_P1010RDB_PA
  54         bool "Support P1010RDB_PA"
  55         select ARCH_P1010
  56         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  57         select SUPPORT_SPL
  58         select SUPPORT_TPL
  59         imply CMD_EEPROM
  60         imply CMD_SATA
  61         imply PANIC_HANG
  62
  63 config TARGET_P1010RDB_PB
  64         bool "Support P1010RDB_PB"
  65         select ARCH_P1010
  66         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  67         select SUPPORT_SPL
  68         select SUPPORT_TPL
  69         imply CMD_EEPROM
  70         imply CMD_SATA
  71         imply PANIC_HANG
  72
  73 config TARGET_P1020RDB_PC
  74         bool "Support P1020RDB-PC"
  75         select SUPPORT_SPL
  76         select SUPPORT_TPL
  77         select ARCH_P1020
  78         imply CMD_EEPROM
  79         imply CMD_SATA
  80         imply PANIC_HANG
  81
  82 config TARGET_P1020RDB_PD
  83         bool "Support P1020RDB-PD"
  84         select SUPPORT_SPL
  85         select SUPPORT_TPL
  86         select ARCH_P1020
  87         imply CMD_EEPROM
  88         imply CMD_SATA
  89         imply PANIC_HANG
  90
  91 config TARGET_P2020RDB
  92         bool "Support P2020RDB-PC"
  93         select SUPPORT_SPL
  94         select SUPPORT_TPL
  95         select ARCH_P2020
  96         imply CMD_EEPROM
  97         imply CMD_SATA
  98         imply SATA_SIL
  99
 100 config TARGET_P2041RDB
 101         bool "Support P2041RDB"
 102         select ARCH_P2041
 103         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 104         select PHYS_64BIT
 105         imply CMD_SATA
 106         imply FSL_SATA
 107
 108 config TARGET_QEMU_PPCE500
 109         bool "Support qemu-ppce500"
 110         select ARCH_QEMU_E500
 111         select PHYS_64BIT
 112         imply OF_HAS_PRIOR_STAGE
 113
 114 config TARGET_T1024RDB
 115         bool "Support T1024RDB"
 116         select ARCH_T1024
 117         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 118         select SUPPORT_SPL
 119         select PHYS_64BIT
 120         select FSL_DDR_INTERACTIVE
 121         imply CMD_EEPROM
 122         imply PANIC_HANG
 123
 124 config TARGET_T1042RDB
 125         bool "Support T1042RDB"
 126         select ARCH_T1042
 127         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 128         select SUPPORT_SPL
 129         select PHYS_64BIT
 130
 131 config TARGET_T1042D4RDB
 132         bool "Support T1042D4RDB"
 133         select ARCH_T1042
 134         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 135         select SUPPORT_SPL
 136         select PHYS_64BIT
 137         imply PANIC_HANG
 138
 139 config TARGET_T1042RDB_PI
 140         bool "Support T1042RDB_PI"
 141         select ARCH_T1042
 142         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 143         select SUPPORT_SPL
 144         select PHYS_64BIT
 145         imply PANIC_HANG
 146
 147 config TARGET_T2080QDS
 148         bool "Support T2080QDS"
 149         select ARCH_T2080
 150         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 151         select SUPPORT_SPL
 152         select PHYS_64BIT
 153         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 154         select FSL_DDR_INTERACTIVE
 155         imply CMD_SATA
 156
 157 config TARGET_T2080RDB
 158         bool "Support T2080RDB"
 159         select ARCH_T2080
 160         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 161         select SUPPORT_SPL
 162         select PHYS_64BIT
 163         imply CMD_SATA
 164         imply PANIC_HANG
 165
 166 config TARGET_T4240RDB
 167         bool "Support T4240RDB"
 168         select ARCH_T4240
 169         select SUPPORT_SPL
 170         select PHYS_64BIT
 171         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 172         imply CMD_SATA
 173         imply PANIC_HANG
 174
 175 config TARGET_KMP204X
 176         bool "Support kmp204x"
 177         select VENDOR_KM
 178
 179 config TARGET_KMCENT2
 180         bool "Support kmcent2"
 181         select VENDOR_KM
 182
 183 endchoice
 184
 185 config ARCH_B4420
 186         bool
 187         select E500MC
 188         select E6500
 189         select FSL_LAW
 190         select SYS_FSL_DDR_VER_47
 191         select SYS_FSL_ERRATUM_A004477
 192         select SYS_FSL_ERRATUM_A005871
 193         select SYS_FSL_ERRATUM_A006379
 194         select SYS_FSL_ERRATUM_A006384
 195         select SYS_FSL_ERRATUM_A006475
 196         select SYS_FSL_ERRATUM_A006593
 197         select SYS_FSL_ERRATUM_A007075
 198         select SYS_FSL_ERRATUM_A007186
 199         select SYS_FSL_ERRATUM_A007212
 200         select SYS_FSL_ERRATUM_A009942
 201         select SYS_FSL_HAS_DDR3
 202         select SYS_FSL_HAS_SEC
 203         select SYS_FSL_QORIQ_CHASSIS2
 204         select SYS_FSL_SEC_BE
 205         select SYS_FSL_SEC_COMPAT_4
 206         select SYS_PPC64
 207         select FSL_IFC
 208         imply CMD_EEPROM
 209         imply CMD_NAND
 210         imply CMD_REGINFO
 211
 212 config ARCH_B4860
 213         bool
 214         select E500MC
 215         select E6500
 216         select FSL_LAW
 217         select SYS_FSL_DDR_VER_47
 218         select SYS_FSL_ERRATUM_A004477
 219         select SYS_FSL_ERRATUM_A005871
 220         select SYS_FSL_ERRATUM_A006379
 221         select SYS_FSL_ERRATUM_A006384
 222         select SYS_FSL_ERRATUM_A006475
 223         select SYS_FSL_ERRATUM_A006593
 224         select SYS_FSL_ERRATUM_A007075
 225         select SYS_FSL_ERRATUM_A007186
 226         select SYS_FSL_ERRATUM_A007212
 227         select SYS_FSL_ERRATUM_A007907
 228         select SYS_FSL_ERRATUM_A009942
 229         select SYS_FSL_HAS_DDR3
 230         select SYS_FSL_HAS_SEC
 231         select SYS_FSL_QORIQ_CHASSIS2
 232         select SYS_FSL_SEC_BE
 233         select SYS_FSL_SEC_COMPAT_4
 234         select SYS_PPC64
 235         select FSL_IFC
 236         imply CMD_EEPROM
 237         imply CMD_NAND
 238         imply CMD_REGINFO
 239
 240 config ARCH_BSC9131
 241         bool
 242         select FSL_LAW
 243         select SYS_FSL_DDR_VER_44
 244         select SYS_FSL_ERRATUM_A004477
 245         select SYS_FSL_ERRATUM_A005125
 246         select SYS_FSL_ERRATUM_ESDHC111
 247         select SYS_FSL_HAS_DDR3
 248         select SYS_FSL_HAS_SEC
 249         select SYS_FSL_SEC_BE
 250         select SYS_FSL_SEC_COMPAT_4
 251         select FSL_IFC
 252         imply CMD_EEPROM
 253         imply CMD_NAND
 254         imply CMD_REGINFO
 255
 256 config ARCH_BSC9132
 257         bool
 258         select FSL_LAW
 259         select SYS_FSL_DDR_VER_46
 260         select SYS_FSL_ERRATUM_A004477
 261         select SYS_FSL_ERRATUM_A005125
 262         select SYS_FSL_ERRATUM_A005434
 263         select SYS_FSL_ERRATUM_ESDHC111
 264         select SYS_FSL_ERRATUM_I2C_A004447
 265         select SYS_FSL_ERRATUM_IFC_A002769
 266         select FSL_PCIE_RESET
 267         select SYS_FSL_HAS_DDR3
 268         select SYS_FSL_HAS_SEC
 269         select SYS_FSL_SEC_BE
 270         select SYS_FSL_SEC_COMPAT_4
 271         select SYS_PPC_E500_USE_DEBUG_TLB
 272         select FSL_IFC
 273         imply CMD_EEPROM
 274         imply CMD_MTDPARTS
 275         imply CMD_NAND
 276         imply CMD_PCI
 277         imply CMD_REGINFO
 278
 279 config ARCH_C29X
 280         bool
 281         select FSL_LAW
 282         select SYS_FSL_DDR_VER_46
 283         select SYS_FSL_ERRATUM_A005125
 284         select SYS_FSL_ERRATUM_ESDHC111
 285         select FSL_PCIE_RESET
 286         select SYS_FSL_HAS_DDR3
 287         select SYS_FSL_HAS_SEC
 288         select SYS_FSL_SEC_BE
 289         select SYS_FSL_SEC_COMPAT_6
 290         select SYS_PPC_E500_USE_DEBUG_TLB
 291         select FSL_IFC
 292         imply CMD_NAND
 293         imply CMD_PCI
 294         imply CMD_REGINFO
 295
 296 config ARCH_MPC8536
 297         bool
 298         select FSL_LAW
 299         select SYS_FSL_ERRATUM_A004508
 300         select SYS_FSL_ERRATUM_A005125
 301         select FSL_PCIE_RESET
 302         select SYS_FSL_HAS_DDR2
 303         select SYS_FSL_HAS_DDR3
 304         select SYS_FSL_HAS_SEC
 305         select SYS_FSL_SEC_BE
 306         select SYS_FSL_SEC_COMPAT_2
 307         select SYS_PPC_E500_USE_DEBUG_TLB
 308         select FSL_ELBC
 309         imply CMD_NAND
 310         imply CMD_SATA
 311         imply CMD_REGINFO
 312
 313 config ARCH_MPC8540
 314         bool
 315         select FSL_LAW
 316         select SYS_FSL_HAS_DDR1
 317
 318 config ARCH_MPC8544
 319         bool
 320         select FSL_LAW
 321         select SYS_CACHE_SHIFT_5
 322         select SYS_FSL_ERRATUM_A005125
 323         select FSL_PCIE_RESET
 324         select SYS_FSL_HAS_DDR2
 325         select SYS_FSL_HAS_SEC
 326         select SYS_FSL_SEC_BE
 327         select SYS_FSL_SEC_COMPAT_2
 328         select SYS_PPC_E500_USE_DEBUG_TLB
 329         select FSL_ELBC
 330
 331 config ARCH_MPC8548
 332         bool
 333         select FSL_LAW
 334         select SYS_FSL_ERRATUM_A005125
 335         select SYS_FSL_ERRATUM_NMG_DDR120
 336         select SYS_FSL_ERRATUM_NMG_LBC103
 337         select SYS_FSL_ERRATUM_NMG_ETSEC129
 338         select SYS_FSL_ERRATUM_I2C_A004447
 339         select FSL_PCIE_RESET
 340         select SYS_FSL_HAS_DDR2
 341         select SYS_FSL_HAS_DDR1
 342         select SYS_FSL_HAS_SEC
 343         select SYS_FSL_SEC_BE
 344         select SYS_FSL_SEC_COMPAT_2
 345         select SYS_PPC_E500_USE_DEBUG_TLB
 346         imply CMD_REGINFO
 347
 348 config ARCH_MPC8560
 349         bool
 350         select FSL_LAW
 351         select SYS_FSL_HAS_DDR1
 352
 353 config ARCH_P1010
 354         bool
 355         select FSL_LAW
 356         select SYS_CACHE_SHIFT_5
 357         select SYS_HAS_SERDES
 358         select SYS_FSL_ERRATUM_A004477
 359         select SYS_FSL_ERRATUM_A004508
 360         select SYS_FSL_ERRATUM_A005125
 361         select SYS_FSL_ERRATUM_A005275
 362         select SYS_FSL_ERRATUM_A006261
 363         select SYS_FSL_ERRATUM_A007075
 364         select SYS_FSL_ERRATUM_ESDHC111
 365         select SYS_FSL_ERRATUM_I2C_A004447
 366         select SYS_FSL_ERRATUM_IFC_A002769
 367         select SYS_FSL_ERRATUM_P1010_A003549
 368         select SYS_FSL_ERRATUM_SEC_A003571
 369         select SYS_FSL_ERRATUM_IFC_A003399
 370         select FSL_PCIE_RESET
 371         select SYS_FSL_HAS_DDR3
 372         select SYS_FSL_HAS_SEC
 373         select SYS_FSL_SEC_BE
 374         select SYS_FSL_SEC_COMPAT_4
 375         select SYS_PPC_E500_USE_DEBUG_TLB
 376         select FSL_IFC
 377         imply CMD_EEPROM
 378         imply CMD_MTDPARTS
 379         imply CMD_NAND
 380         imply CMD_SATA
 381         imply CMD_PCI
 382         imply CMD_REGINFO
 383         imply FSL_SATA
 384
 385 config ARCH_P1011
 386         bool
 387         select FSL_LAW
 388         select SYS_FSL_ERRATUM_A004508
 389         select SYS_FSL_ERRATUM_A005125
 390         select SYS_FSL_ERRATUM_ELBC_A001
 391         select SYS_FSL_ERRATUM_ESDHC111
 392         select FSL_PCIE_DISABLE_ASPM
 393         select SYS_FSL_HAS_DDR3
 394         select SYS_FSL_HAS_SEC
 395         select SYS_FSL_SEC_BE
 396         select SYS_FSL_SEC_COMPAT_2
 397         select SYS_PPC_E500_USE_DEBUG_TLB
 398         select FSL_ELBC
 399
 400 config ARCH_P1020
 401         bool
 402         select FSL_LAW
 403         select SYS_CACHE_SHIFT_5
 404         select SYS_FSL_ERRATUM_A004508
 405         select SYS_FSL_ERRATUM_A005125
 406         select SYS_FSL_ERRATUM_ELBC_A001
 407         select SYS_FSL_ERRATUM_ESDHC111
 408         select FSL_PCIE_DISABLE_ASPM
 409         select FSL_PCIE_RESET
 410         select SYS_FSL_HAS_DDR3
 411         select SYS_FSL_HAS_SEC
 412         select SYS_FSL_SEC_BE
 413         select SYS_FSL_SEC_COMPAT_2
 414         select SYS_PPC_E500_USE_DEBUG_TLB
 415         select FSL_ELBC
 416         imply CMD_NAND
 417         imply CMD_SATA
 418         imply CMD_PCI
 419         imply CMD_REGINFO
 420         imply SATA_SIL
 421
 422 config ARCH_P1021
 423         bool
 424         select FSL_LAW
 425         select SYS_FSL_ERRATUM_A004508
 426         select SYS_FSL_ERRATUM_A005125
 427         select SYS_FSL_ERRATUM_ELBC_A001
 428         select SYS_FSL_ERRATUM_ESDHC111
 429         select FSL_PCIE_DISABLE_ASPM
 430         select FSL_PCIE_RESET
 431         select SYS_FSL_HAS_DDR3
 432         select SYS_FSL_HAS_SEC
 433         select SYS_FSL_SEC_BE
 434         select SYS_FSL_SEC_COMPAT_2
 435         select SYS_PPC_E500_USE_DEBUG_TLB
 436         select FSL_ELBC
 437         imply CMD_REGINFO
 438         imply CMD_NAND
 439         imply CMD_SATA
 440         imply CMD_REGINFO
 441         imply SATA_SIL
 442
 443 config ARCH_P1023
 444         bool
 445         select FSL_LAW
 446         select SYS_FSL_ERRATUM_A004508
 447         select SYS_FSL_ERRATUM_A005125
 448         select SYS_FSL_ERRATUM_I2C_A004447
 449         select FSL_PCIE_RESET
 450         select SYS_FSL_HAS_DDR3
 451         select SYS_FSL_HAS_SEC
 452         select SYS_FSL_SEC_BE
 453         select SYS_FSL_SEC_COMPAT_4
 454         select FSL_ELBC
 455
 456 config ARCH_P1024
 457         bool
 458         select FSL_LAW
 459         select SYS_FSL_ERRATUM_A004508
 460         select SYS_FSL_ERRATUM_A005125
 461         select SYS_FSL_ERRATUM_ELBC_A001
 462         select SYS_FSL_ERRATUM_ESDHC111
 463         select FSL_PCIE_DISABLE_ASPM
 464         select FSL_PCIE_RESET
 465         select SYS_FSL_HAS_DDR3
 466         select SYS_FSL_HAS_SEC
 467         select SYS_FSL_SEC_BE
 468         select SYS_FSL_SEC_COMPAT_2
 469         select SYS_PPC_E500_USE_DEBUG_TLB
 470         select FSL_ELBC
 471         imply CMD_EEPROM
 472         imply CMD_NAND
 473         imply CMD_SATA
 474         imply CMD_PCI
 475         imply CMD_REGINFO
 476         imply SATA_SIL
 477
 478 config ARCH_P1025
 479         bool
 480         select FSL_LAW
 481         select SYS_FSL_ERRATUM_A004508
 482         select SYS_FSL_ERRATUM_A005125
 483         select SYS_FSL_ERRATUM_ELBC_A001
 484         select SYS_FSL_ERRATUM_ESDHC111
 485         select FSL_PCIE_DISABLE_ASPM
 486         select FSL_PCIE_RESET
 487         select SYS_FSL_HAS_DDR3
 488         select SYS_FSL_HAS_SEC
 489         select SYS_FSL_SEC_BE
 490         select SYS_FSL_SEC_COMPAT_2
 491         select SYS_PPC_E500_USE_DEBUG_TLB
 492         select FSL_ELBC
 493         imply CMD_SATA
 494         imply CMD_REGINFO
 495
 496 config ARCH_P2020
 497         bool
 498         select FSL_LAW
 499         select SYS_CACHE_SHIFT_5
 500         select SYS_FSL_ERRATUM_A004477
 501         select SYS_FSL_ERRATUM_A004508
 502         select SYS_FSL_ERRATUM_A005125
 503         select SYS_FSL_ERRATUM_ESDHC111
 504         select SYS_FSL_ERRATUM_ESDHC_A001
 505         select FSL_PCIE_RESET
 506         select SYS_FSL_HAS_DDR3
 507         select SYS_FSL_HAS_SEC
 508         select SYS_FSL_SEC_BE
 509         select SYS_FSL_SEC_COMPAT_2
 510         select SYS_PPC_E500_USE_DEBUG_TLB
 511         select FSL_ELBC
 512         imply CMD_EEPROM
 513         imply CMD_NAND
 514         imply CMD_REGINFO
 515
 516 config ARCH_P2041
 517         bool
 518         select E500MC
 519         select FSL_LAW
 520         select SYS_CACHE_SHIFT_6
 521         select SYS_FSL_ERRATUM_A004510
 522         select SYS_FSL_ERRATUM_A004849
 523         select SYS_FSL_ERRATUM_A005275
 524         select SYS_FSL_ERRATUM_A006261
 525         select SYS_FSL_ERRATUM_CPU_A003999
 526         select SYS_FSL_ERRATUM_DDR_A003
 527         select SYS_FSL_ERRATUM_DDR_A003474
 528         select SYS_FSL_ERRATUM_ESDHC111
 529         select SYS_FSL_ERRATUM_I2C_A004447
 530         select SYS_FSL_ERRATUM_NMG_CPU_A011
 531         select SYS_FSL_ERRATUM_SRIO_A004034
 532         select SYS_FSL_ERRATUM_USB14
 533         select SYS_FSL_HAS_DDR3
 534         select SYS_FSL_HAS_SEC
 535         select SYS_FSL_QORIQ_CHASSIS1
 536         select SYS_FSL_SEC_BE
 537         select SYS_FSL_SEC_COMPAT_4
 538         select FSL_ELBC
 539         imply CMD_NAND
 540
 541 config ARCH_P3041
 542         bool
 543         select E500MC
 544         select FSL_LAW
 545         select SYS_CACHE_SHIFT_6
 546         select SYS_FSL_DDR_VER_44
 547         select SYS_FSL_ERRATUM_A004510
 548         select SYS_FSL_ERRATUM_A004849
 549         select SYS_FSL_ERRATUM_A005275
 550         select SYS_FSL_ERRATUM_A005812
 551         select SYS_FSL_ERRATUM_A006261
 552         select SYS_FSL_ERRATUM_CPU_A003999
 553         select SYS_FSL_ERRATUM_DDR_A003
 554         select SYS_FSL_ERRATUM_DDR_A003474
 555         select SYS_FSL_ERRATUM_ESDHC111
 556         select SYS_FSL_ERRATUM_I2C_A004447
 557         select SYS_FSL_ERRATUM_NMG_CPU_A011
 558         select SYS_FSL_ERRATUM_SRIO_A004034
 559         select SYS_FSL_ERRATUM_USB14
 560         select SYS_FSL_HAS_DDR3
 561         select SYS_FSL_HAS_SEC
 562         select SYS_FSL_QORIQ_CHASSIS1
 563         select SYS_FSL_SEC_BE
 564         select SYS_FSL_SEC_COMPAT_4
 565         select FSL_ELBC
 566         imply CMD_NAND
 567         imply CMD_SATA
 568         imply CMD_REGINFO
 569         imply FSL_SATA
 570
 571 config ARCH_P4080
 572         bool
 573         select E500MC
 574         select FSL_LAW
 575         select SYS_CACHE_SHIFT_6
 576         select SYS_FSL_DDR_VER_44
 577         select SYS_FSL_ERRATUM_A004510
 578         select SYS_FSL_ERRATUM_A004580
 579         select SYS_FSL_ERRATUM_A004849
 580         select SYS_FSL_ERRATUM_A005812
 581         select SYS_FSL_ERRATUM_A007075
 582         select SYS_FSL_ERRATUM_CPC_A002
 583         select SYS_FSL_ERRATUM_CPC_A003
 584         select SYS_FSL_ERRATUM_CPU_A003999
 585         select SYS_FSL_ERRATUM_DDR_A003
 586         select SYS_FSL_ERRATUM_DDR_A003474
 587         select SYS_FSL_ERRATUM_ELBC_A001
 588         select SYS_FSL_ERRATUM_ESDHC111
 589         select SYS_FSL_ERRATUM_ESDHC13
 590         select SYS_FSL_ERRATUM_ESDHC135
 591         select SYS_FSL_ERRATUM_I2C_A004447
 592         select SYS_FSL_ERRATUM_NMG_CPU_A011
 593         select SYS_FSL_ERRATUM_SRIO_A004034
 594         select SYS_P4080_ERRATUM_CPU22
 595         select SYS_P4080_ERRATUM_PCIE_A003
 596         select SYS_P4080_ERRATUM_SERDES8
 597         select SYS_P4080_ERRATUM_SERDES9
 598         select SYS_P4080_ERRATUM_SERDES_A001
 599         select SYS_P4080_ERRATUM_SERDES_A005
 600         select SYS_FSL_HAS_DDR3
 601         select SYS_FSL_HAS_SEC
 602         select SYS_FSL_QORIQ_CHASSIS1
 603         select SYS_FSL_SEC_BE
 604         select SYS_FSL_SEC_COMPAT_4
 605         select FSL_ELBC
 606         imply CMD_SATA
 607         imply CMD_REGINFO
 608         imply SATA_SIL
 609
 610 config ARCH_P5040
 611         bool
 612         select E500MC
 613         select FSL_LAW
 614         select SYS_CACHE_SHIFT_6
 615         select SYS_FSL_DDR_VER_44
 616         select SYS_FSL_ERRATUM_A004510
 617         select SYS_FSL_ERRATUM_A004699
 618         select SYS_FSL_ERRATUM_A005275
 619         select SYS_FSL_ERRATUM_A005812
 620         select SYS_FSL_ERRATUM_A006261
 621         select SYS_FSL_ERRATUM_DDR_A003
 622         select SYS_FSL_ERRATUM_DDR_A003474
 623         select SYS_FSL_ERRATUM_ESDHC111
 624         select SYS_FSL_ERRATUM_USB14
 625         select SYS_FSL_HAS_DDR3
 626         select SYS_FSL_HAS_SEC
 627         select SYS_FSL_QORIQ_CHASSIS1
 628         select SYS_FSL_SEC_BE
 629         select SYS_FSL_SEC_COMPAT_4
 630         select SYS_PPC64
 631         select FSL_ELBC
 632         imply CMD_SATA
 633         imply CMD_REGINFO
 634         imply FSL_SATA
 635
 636 config ARCH_QEMU_E500
 637         bool
 638         select SYS_CACHE_SHIFT_5
 639
 640 config ARCH_T1024
 641         bool
 642         select E500MC
 643         select FSL_LAW
 644         select SYS_CACHE_SHIFT_6
 645         select SYS_FSL_DDR_VER_50
 646         select SYS_FSL_ERRATUM_A008378
 647         select SYS_FSL_ERRATUM_A008109
 648         select SYS_FSL_ERRATUM_A009663
 649         select SYS_FSL_ERRATUM_A009942
 650         select SYS_FSL_ERRATUM_ESDHC111
 651         select SYS_FSL_HAS_DDR3
 652         select SYS_FSL_HAS_DDR4
 653         select SYS_FSL_HAS_SEC
 654         select SYS_FSL_QORIQ_CHASSIS2
 655         select SYS_FSL_SEC_BE
 656         select SYS_FSL_SEC_COMPAT_5
 657         select FSL_IFC
 658         imply CMD_EEPROM
 659         imply CMD_NAND
 660         imply CMD_MTDPARTS
 661         imply CMD_REGINFO
 662
 663 config ARCH_T1040
 664         bool
 665         select E500MC
 666         select FSL_LAW
 667         select SYS_CACHE_SHIFT_6
 668         select SYS_FSL_DDR_VER_50
 669         select SYS_FSL_ERRATUM_A008044
 670         select SYS_FSL_ERRATUM_A008378
 671         select SYS_FSL_ERRATUM_A008109
 672         select SYS_FSL_ERRATUM_A009663
 673         select SYS_FSL_ERRATUM_A009942
 674         select SYS_FSL_ERRATUM_ESDHC111
 675         select SYS_FSL_HAS_DDR3
 676         select SYS_FSL_HAS_DDR4
 677         select SYS_FSL_HAS_SEC
 678         select SYS_FSL_QORIQ_CHASSIS2
 679         select SYS_FSL_SEC_BE
 680         select SYS_FSL_SEC_COMPAT_5
 681         select FSL_IFC
 682         imply CMD_MTDPARTS
 683         imply CMD_NAND
 684         imply CMD_REGINFO
 685
 686 config ARCH_T1042
 687         bool
 688         select E500MC
 689         select FSL_LAW
 690         select SYS_CACHE_SHIFT_6
 691         select SYS_FSL_DDR_VER_50
 692         select SYS_FSL_ERRATUM_A008044
 693         select SYS_FSL_ERRATUM_A008378
 694         select SYS_FSL_ERRATUM_A008109
 695         select SYS_FSL_ERRATUM_A009663
 696         select SYS_FSL_ERRATUM_A009942
 697         select SYS_FSL_ERRATUM_ESDHC111
 698         select SYS_FSL_HAS_DDR3
 699         select SYS_FSL_HAS_DDR4
 700         select SYS_FSL_HAS_SEC
 701         select SYS_FSL_QORIQ_CHASSIS2
 702         select SYS_FSL_SEC_BE
 703         select SYS_FSL_SEC_COMPAT_5
 704         select FSL_IFC
 705         imply CMD_MTDPARTS
 706         imply CMD_NAND
 707         imply CMD_REGINFO
 708
 709 config ARCH_T2080
 710         bool
 711         select E500MC
 712         select E6500
 713         select FSL_LAW
 714         select SYS_CACHE_SHIFT_6
 715         select SYS_FSL_DDR_VER_47
 716         select SYS_FSL_ERRATUM_A006379
 717         select SYS_FSL_ERRATUM_A006593
 718         select SYS_FSL_ERRATUM_A007186
 719         select SYS_FSL_ERRATUM_A007212
 720         select SYS_FSL_ERRATUM_A007815
 721         select SYS_FSL_ERRATUM_A007907
 722         select SYS_FSL_ERRATUM_A008109
 723         select SYS_FSL_ERRATUM_A009942
 724         select SYS_FSL_ERRATUM_ESDHC111
 725         select FSL_PCIE_RESET
 726         select SYS_FSL_HAS_DDR3
 727         select SYS_FSL_HAS_SEC
 728         select SYS_FSL_QORIQ_CHASSIS2
 729         select SYS_FSL_SEC_BE
 730         select SYS_FSL_SEC_COMPAT_4
 731         select SYS_PPC64
 732         select FSL_IFC
 733         imply CMD_SATA
 734         imply CMD_NAND
 735         imply CMD_REGINFO
 736         imply FSL_SATA
 737         imply ID_EEPROM
 738
 739 config ARCH_T4240
 740         bool
 741         select E500MC
 742         select E6500
 743         select FSL_LAW
 744         select SYS_CACHE_SHIFT_6
 745         select SYS_FSL_DDR_VER_47
 746         select SYS_FSL_ERRATUM_A004468
 747         select SYS_FSL_ERRATUM_A005871
 748         select SYS_FSL_ERRATUM_A006261
 749         select SYS_FSL_ERRATUM_A006379
 750         select SYS_FSL_ERRATUM_A006593
 751         select SYS_FSL_ERRATUM_A007186
 752         select SYS_FSL_ERRATUM_A007798
 753         select SYS_FSL_ERRATUM_A007815
 754         select SYS_FSL_ERRATUM_A007907
 755         select SYS_FSL_ERRATUM_A008109
 756         select SYS_FSL_ERRATUM_A009942
 757         select SYS_FSL_HAS_DDR3
 758         select SYS_FSL_HAS_SEC
 759         select SYS_FSL_QORIQ_CHASSIS2
 760         select SYS_FSL_SEC_BE
 761         select SYS_FSL_SEC_COMPAT_4
 762         select SYS_PPC64
 763         select FSL_IFC
 764         imply CMD_SATA
 765         imply CMD_NAND
 766         imply CMD_REGINFO
 767         imply FSL_SATA
 768
 769 config MPC85XX_HAVE_RESET_VECTOR
 770         bool "Indicate reset vector at CONFIG_RESET_VECTOR_ADDRESS - 0xffc"
 771         depends on MPC85xx
 772
 773 config BOOKE
 774         bool
 775         default y
 776
 777 config E500
 778         bool
 779         default y
 780         help
 781                 Enable PowerPC E500 cores, including e500v1, e500v2, e500mc
 782
 783 config E500MC
 784         bool
 785         imply CMD_PCI
 786         help
 787                 Enble PowerPC E500MC core
 788
 789 config E6500
 790         bool
 791         help
 792                 Enable PowerPC E6500 core
 793
 794 config FSL_LAW
 795         bool
 796         help
 797                 Use Freescale common code for Local Access Window
 798
 799 config NXP_ESBC
 800         bool    "NXP_ESBC"
 801         help
 802                 Enable Freescale Secure Boot feature. Normally selected
 803                 by defconfig. If unsure, do not change.
 804
 805 config MAX_CPUS
 806         int "Maximum number of CPUs permitted for MPC85xx"
 807         default 12 if ARCH_T4240
 808         default 8 if ARCH_P4080
 809         default 4 if ARCH_B4860 || \
 810                      ARCH_P2041 || \
 811                      ARCH_P3041 || \
 812                      ARCH_P5040 || \
 813                      ARCH_T1040 || \
 814                      ARCH_T1042 || \
 815                      ARCH_T2080
 816         default 2 if ARCH_B4420 || \
 817                      ARCH_BSC9132 || \
 818                      ARCH_P1020 || \
 819                      ARCH_P1021 || \
 820                      ARCH_P1023 || \
 821                      ARCH_P1024 || \
 822                      ARCH_P1025 || \
 823                      ARCH_P2020 || \
 824                      ARCH_T1024
 825         default 1
 826         help
 827           Set this number to the maximum number of possible CPUs in the SoC.
 828           SoCs may have multiple clusters with each cluster may have multiple
 829           ports. If some ports are reserved but higher ports are used for
 830           cores, count the reserved ports. This will allocate enough memory
 831           in spin table to properly handle all cores.
 832
 833 config SYS_CCSRBAR_DEFAULT
 834         hex "Default CCSRBAR address"
 835         default 0xff700000 if   ARCH_BSC9131    || \
 836                                 ARCH_BSC9132    || \
 837                                 ARCH_C29X       || \
 838                                 ARCH_MPC8536    || \
 839                                 ARCH_MPC8540    || \
 840                                 ARCH_MPC8544    || \
 841                                 ARCH_MPC8548    || \
 842                                 ARCH_MPC8560    || \
 843                                 ARCH_P1010      || \
 844                                 ARCH_P1011      || \
 845                                 ARCH_P1020      || \
 846                                 ARCH_P1021      || \
 847                                 ARCH_P1024      || \
 848                                 ARCH_P1025      || \
 849                                 ARCH_P2020
 850         default 0xff600000 if   ARCH_P1023
 851         default 0xfe000000 if   ARCH_B4420      || \
 852                                 ARCH_B4860      || \
 853                                 ARCH_P2041      || \
 854                                 ARCH_P3041      || \
 855                                 ARCH_P4080      || \
 856                                 ARCH_P5040      || \
 857                                 ARCH_T1024      || \
 858                                 ARCH_T1040      || \
 859                                 ARCH_T1042      || \
 860                                 ARCH_T2080      || \
 861                                 ARCH_T4240
 862         default 0xe0000000 if ARCH_QEMU_E500
 863         help
 864                 Default value of CCSRBAR comes from power-on-reset. It
 865                 is fixed on each SoC. Some SoCs can have different value
 866                 if changed by pre-boot regime. The value here must match
 867                 the current value in SoC. If not sure, do not change.
 868
 869 config SYS_FSL_ERRATUM_A004468
 870         bool
 871
 872 config SYS_FSL_ERRATUM_A004477
 873         bool
 874
 875 config SYS_FSL_ERRATUM_A004508
 876         bool
 877
 878 config SYS_FSL_ERRATUM_A004580
 879         bool
 880
 881 config SYS_FSL_ERRATUM_A004699
 882         bool
 883
 884 config SYS_FSL_ERRATUM_A004849
 885         bool
 886
 887 config SYS_FSL_ERRATUM_A004510
 888         bool
 889
 890 config SYS_FSL_ERRATUM_A004510_SVR_REV
 891         hex
 892         depends on SYS_FSL_ERRATUM_A004510
 893         default 0x20 if ARCH_P4080
 894         default 0x10
 895
 896 config SYS_FSL_ERRATUM_A004510_SVR_REV2
 897         hex
 898         depends on (SYS_FSL_ERRATUM_A004510 && (ARCH_P2041 || ARCH_P3041))
 899         default 0x11
 900
 901 config SYS_FSL_ERRATUM_A005125
 902         bool
 903
 904 config SYS_FSL_ERRATUM_A005434
 905         bool
 906
 907 config SYS_FSL_ERRATUM_A005812
 908         bool
 909
 910 config SYS_FSL_ERRATUM_A005871
 911         bool
 912
 913 config SYS_FSL_ERRATUM_A005275
 914         bool
 915
 916 config SYS_FSL_ERRATUM_A006261
 917         bool
 918
 919 config SYS_FSL_ERRATUM_A006379
 920         bool
 921
 922 config SYS_FSL_ERRATUM_A006384
 923         bool
 924
 925 config SYS_FSL_ERRATUM_A006475
 926         bool
 927
 928 config SYS_FSL_ERRATUM_A006593
 929         bool
 930
 931 config SYS_FSL_ERRATUM_A007075
 932         bool
 933
 934 config SYS_FSL_ERRATUM_A007186
 935         bool
 936
 937 config SYS_FSL_ERRATUM_A007212
 938         bool
 939
 940 config SYS_FSL_ERRATUM_A007815
 941         bool
 942
 943 config SYS_FSL_ERRATUM_A007798
 944         bool
 945
 946 config SYS_FSL_ERRATUM_A007907
 947         bool
 948
 949 config SYS_FSL_ERRATUM_A008044
 950         bool
 951
 952 config SYS_FSL_ERRATUM_CPC_A002
 953         bool
 954
 955 config SYS_FSL_ERRATUM_CPC_A003
 956         bool
 957
 958 config SYS_FSL_ERRATUM_CPU_A003999
 959         bool
 960
 961 config SYS_FSL_ERRATUM_ELBC_A001
 962         bool
 963
 964 config SYS_FSL_ERRATUM_I2C_A004447
 965         bool
 966
 967 config SYS_FSL_A004447_SVR_REV
 968         hex
 969         depends on SYS_FSL_ERRATUM_I2C_A004447
 970         default 0x00 if ARCH_MPC8548
 971         default 0x10 if ARCH_P1010
 972         default 0x11 if ARCH_P1023 || ARCH_P2041 || ARCH_BSC9132
 973         default 0x20 if ARCH_P3041 || ARCH_P4080
 974
 975 config SYS_FSL_ERRATUM_IFC_A002769
 976         bool
 977
 978 config SYS_FSL_ERRATUM_IFC_A003399
 979         bool
 980
 981 config SYS_FSL_ERRATUM_NMG_CPU_A011
 982         bool
 983
 984 config SYS_FSL_ERRATUM_NMG_ETSEC129
 985         bool
 986
 987 config SYS_FSL_ERRATUM_NMG_LBC103
 988         bool
 989
 990 config SYS_FSL_ERRATUM_P1010_A003549
 991         bool
 992
 993 config SYS_FSL_ERRATUM_SATA_A001
 994         bool
 995
 996 config SYS_FSL_ERRATUM_SEC_A003571
 997         bool
 998
 999 config SYS_FSL_ERRATUM_SRIO_A004034
1000         bool
1001
1002 config SYS_FSL_ERRATUM_USB14
1003         bool
1004
1005 config SYS_HAS_SERDES
1006         bool
1007
1008 config SYS_P4080_ERRATUM_CPU22
1009         bool
1010
1011 config SYS_P4080_ERRATUM_PCIE_A003
1012         bool
1013
1014 config SYS_P4080_ERRATUM_SERDES8
1015         bool
1016
1017 config SYS_P4080_ERRATUM_SERDES9
1018         bool
1019
1020 config SYS_P4080_ERRATUM_SERDES_A001
1021         bool
1022
1023 config SYS_P4080_ERRATUM_SERDES_A005
1024         bool
1025
1026 config FSL_PCIE_DISABLE_ASPM
1027         bool
1028
1029 config FSL_PCIE_RESET
1030         bool
1031
1032 config SYS_FSL_QORIQ_CHASSIS1
1033         bool
1034
1035 config SYS_FSL_QORIQ_CHASSIS2
1036         bool
1037
1038 config SYS_FSL_NUM_LAWS
1039         int "Number of local access windows"
1040         depends on FSL_LAW
1041         default 32 if   ARCH_B4420      || \
1042                         ARCH_B4860      || \
1043                         ARCH_P2041      || \
1044                         ARCH_P3041      || \
1045                         ARCH_P4080      || \
1046                         ARCH_P5040      || \
1047                         ARCH_T2080      || \
1048                         ARCH_T4240
1049         default 16 if   ARCH_T1024      || \
1050                         ARCH_T1040      || \
1051                         ARCH_T1042
1052         default 12 if   ARCH_BSC9131    || \
1053                         ARCH_BSC9132    || \
1054                         ARCH_C29X       || \
1055                         ARCH_MPC8536    || \
1056                         ARCH_P1010      || \
1057                         ARCH_P1011      || \
1058                         ARCH_P1020      || \
1059                         ARCH_P1021      || \
1060                         ARCH_P1023      || \
1061                         ARCH_P1024      || \
1062                         ARCH_P1025      || \
1063                         ARCH_P2020
1064         default 10 if   ARCH_MPC8544    || \
1065                         ARCH_MPC8548
1066         default 8 if    ARCH_MPC8540    || \
1067                         ARCH_MPC8560
1068         help
1069                 Number of local access windows. This is fixed per SoC.
1070                 If not sure, do not change.
1071
1072 config SYS_FSL_THREADS_PER_CORE
1073         int
1074         default 2 if E6500
1075         default 1
1076
1077 config SYS_NUM_TLBCAMS
1078         int "Number of TLB CAM entries"
1079         default 64 if E500MC
1080         default 16
1081         help
1082                 Number of TLB CAM entries for Book-E chips. 64 for E500MC,
1083                 16 for other E500 SoCs.
1084
1085 config SYS_PPC64
1086         bool
1087
1088 config SYS_PPC_E500_USE_DEBUG_TLB
1089         bool
1090
1091 config FSL_ELBC
1092         bool
1093
1094 config SYS_PPC_E500_DEBUG_TLB
1095         int "Temporary TLB entry for external debugger"
1096         depends on SYS_PPC_E500_USE_DEBUG_TLB
1097         default 0 if    ARCH_MPC8544 || ARCH_MPC8548
1098         default 1 if    ARCH_MPC8536
1099         default 2 if    ARCH_P1011      || \
1100                         ARCH_P1020      || \
1101                         ARCH_P1021      || \
1102                         ARCH_P1024      || \
1103                         ARCH_P1025      || \
1104                         ARCH_P2020
1105         default 3 if    ARCH_P1010      || \
1106                         ARCH_BSC9132    || \
1107                         ARCH_C29X
1108         help
1109                 Select a temporary TLB entry to be used during boot to work
1110                 around limitations in e500v1 and e500v2 external debugger
1111                 support. This reduces the portions of the boot code where
1112                 breakpoints and single stepping do not work. The value of this
1113                 symbol should be set to the TLB1 entry to be used for this
1114                 purpose. If unsure, do not change.
1115
1116 config SYS_FSL_IFC_CLK_DIV
1117         int "Divider of platform clock"
1118         depends on FSL_IFC
1119         default 2 if    ARCH_B4420      || \
1120                         ARCH_B4860      || \
1121                         ARCH_T1024      || \
1122                         ARCH_T1040      || \
1123                         ARCH_T1042      || \
1124                         ARCH_T4240
1125         default 1
1126         help
1127                 Defines divider of platform clock(clock input to
1128                 IFC controller).
1129
1130 config SYS_FSL_LBC_CLK_DIV
1131         int "Divider of platform clock"
1132         depends on FSL_ELBC || ARCH_MPC8540 || \
1133                 ARCH_MPC8548 || \
1134                 ARCH_MPC8560
1135
1136         default 2 if    ARCH_P2041      || \
1137                         ARCH_P3041      || \
1138                         ARCH_P4080      || \
1139                         ARCH_P5040
1140         default 1
1141
1142         help
1143                 Defines divider of platform clock(clock input to
1144                 eLBC controller).
1145
1146 config FSL_VIA
1147         bool
1148
1149 source "board/emulation/qemu-ppce500/Kconfig"
1150 source "board/freescale/corenet_ds/Kconfig"
1151 source "board/freescale/mpc8548cds/Kconfig"
1152 source "board/freescale/p1010rdb/Kconfig"
1153 source "board/freescale/p1_p2_rdb_pc/Kconfig"
1154 source "board/freescale/p2041rdb/Kconfig"
1155 source "board/freescale/t102xrdb/Kconfig"
1156 source "board/freescale/t104xrdb/Kconfig"
1157 source "board/freescale/t208xqds/Kconfig"
1158 source "board/freescale/t208xrdb/Kconfig"
1159 source "board/freescale/t4rdb/Kconfig"
1160 source "board/keymile/Kconfig"
1161 source "board/socrates/Kconfig"
1162
1163 endmenu