tizen/src/hw/maru_board.c

   1 /*
   2  * TIZEN base board
   3  *
   4  * Copyright (c) 2011 Samsung Electronics Co., Ltd All Rights Reserved
   5  *
   6  * Contact:
   7  * YeongKyoon Lee <yeongkyoon.lee@samsung.com>
   8  * SeokYeon Hwang <syeon.hwang@samsung.com>
   9  * SangJin Kim <sangjin3.kim@samsung.com>
  10  * KiTae Kim <kt920.kim@samsung.com>
  11  * JinHyung Jo <jinhyung.jo@samsung.com>
  12  * SungMin Ha <sungmin82.ha@samsung.com>
  13  * MunKyu Im <munkyu.im@samsung.com>
  14  * JiHye Kim <jihye1128.kim@samsung.com>
  15  * GiWoong Kim <giwoong.kim@samsung.com>
  16  * DongKyun Yun
  17  * DoHyung Hong
  18  * Hyunjun Son
  19  *
  20  * This program is free software; you can redistribute it and/or
  21  * modify it under the terms of the GNU General Public License
  22  * as published by the Free Software Foundation; either version 2
  23  * of the License, or (at your option) any later version.
  24  *
  25  * This program is distributed in the hope that it will be useful,
  26  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  27  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  28  * GNU General Public License for more details.
  29  *
  30  * You should have received a copy of the GNU General Public License
  31  * along with this program; if not, write to the Free Software
  32  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301, USA.
  33  *
  34  * Contributors:
  35  * - S-Core Co., Ltd
  36  *
  37  * x86 board from pc_piix.c...
  38  * add some TIZEN-speciaized device...
  39  */
  40
  41 #include <glib.h>
  42
  43 #include "hw.h"
  44 #include "pc.h"
  45 #include "apic.h"
  46 #include "pci.h"
  47 #include "pci_ids.h"
  48 #include "usb.h"
  49 #include "net.h"
  50 #include "boards.h"
  51 #include "ide.h"
  52 #include "kvm.h"
  53 #include "kvm/clock.h"
  54 #include "sysemu.h"
  55 #include "sysbus.h"
  56 #include "arch_init.h"
  57 #include "blockdev.h"
  58 #include "smbus.h"
  59 #include "xen.h"
  60 #include "memory.h"
  61 #include "exec-memory.h"
  62 #ifdef CONFIG_XEN
  63 #  include <xen/hvm/hvm_info_table.h>
  64 #endif
  65
  66 #include "maru_common.h"
  67 #include "guest_debug.h"
  68 #include "maru_pm.h"
  69
  70 int codec_init(PCIBus *bus);
  71
  72
  73 #define MAX_IDE_BUS 2
  74
  75 static const int ide_iobase[MAX_IDE_BUS] = { 0x1f0, 0x170 };
  76 static const int ide_iobase2[MAX_IDE_BUS] = { 0x3f6, 0x376 };
  77 static const int ide_irq[MAX_IDE_BUS] = { 14, 15 };
  78
  79 static void kvm_piix3_setup_irq_routing(bool pci_enabled)
  80 {
  81 #ifdef CONFIG_KVM
  82     KVMState *s = kvm_state;
  83     int i;
  84
  85     if (kvm_check_extension(s, KVM_CAP_IRQ_ROUTING)) {
  86         for (i = 0; i < 8; ++i) {
  87             if (i == 2) {
  88                 continue;
  89             }
  90             kvm_irqchip_add_irq_route(s, i, KVM_IRQCHIP_PIC_MASTER, i);
  91         }
  92         for (i = 8; i < 16; ++i) {
  93             kvm_irqchip_add_irq_route(s, i, KVM_IRQCHIP_PIC_SLAVE, i - 8);
  94         }
  95         if (pci_enabled) {
  96             for (i = 0; i < 24; ++i) {
  97                 if (i == 0) {
  98                     kvm_irqchip_add_irq_route(s, i, KVM_IRQCHIP_IOAPIC, 2);
  99                 } else if (i != 2) {
 100                     kvm_irqchip_add_irq_route(s, i, KVM_IRQCHIP_IOAPIC, i);
 101                 }
 102             }
 103         }
 104     }
 105 #endif /* CONFIG_KVM */
 106 }
 107
 108 static void kvm_piix3_gsi_handler(void *opaque, int n, int level)
 109 {
 110     GSIState *s = opaque;
 111
 112     if (n < ISA_NUM_IRQS) {
 113         /* Kernel will forward to both PIC and IOAPIC */
 114         qemu_set_irq(s->i8259_irq[n], level);
 115     } else {
 116         qemu_set_irq(s->ioapic_irq[n], level);
 117     }
 118 }
 119
 120 static void ioapic_init(GSIState *gsi_state)
 121 {
 122     DeviceState *dev;
 123     SysBusDevice *d;
 124     unsigned int i;
 125
 126     if (kvm_irqchip_in_kernel()) {
 127         dev = qdev_create(NULL, "kvm-ioapic");
 128     } else {
 129         dev = qdev_create(NULL, "ioapic");
 130     }
 131     /* FIXME: this should be under the piix3.  */
 132     object_property_add_child(object_resolve_path("i440fx", NULL),
 133                               "ioapic", OBJECT(dev), NULL);
 134     qdev_init_nofail(dev);
 135     d = sysbus_from_qdev(dev);
 136     sysbus_mmio_map(d, 0, 0xfec00000);
 137
 138     for (i = 0; i < IOAPIC_NUM_PINS; i++) {
 139         gsi_state->ioapic_irq[i] = qdev_get_gpio_in(dev, i);
 140     }
 141 }
 142
 143 MemoryRegion *global_ram_memory;
 144
 145 MemoryRegion *get_ram_memory(void)
 146 {
 147     return global_ram_memory;
 148 }
 149
 150 static void maru_x86_machine_init(MemoryRegion *system_memory,
 151                      MemoryRegion *system_io,
 152                      ram_addr_t ram_size,
 153                      const char *boot_device,
 154                      const char *kernel_filename,
 155                      const char *kernel_cmdline,
 156                      const char *initrd_filename,
 157                      const char *cpu_model,
 158                      int pci_enabled,
 159                      int kvmclock_enabled)
 160 {
 161     int i;
 162     ram_addr_t below_4g_mem_size, above_4g_mem_size;
 163     PCIBus *pci_bus;
 164     ISABus *isa_bus;
 165     PCII440FXState *i440fx_state;
 166     int piix3_devfn = -1;
 167     qemu_irq *cpu_irq;
 168     qemu_irq *gsi;
 169     qemu_irq *i8259;
 170     qemu_irq *smi_irq;
 171     GSIState *gsi_state;
 172     DriveInfo *hd[MAX_IDE_BUS * MAX_IDE_DEVS];
 173     BusState *idebus[MAX_IDE_BUS];
 174     ISADevice *rtc_state;
 175     ISADevice *floppy;
 176     MemoryRegion *ram_memory;
 177     MemoryRegion *pci_memory;
 178     MemoryRegion *rom_memory;
 179     void *fw_cfg = NULL;
 180
 181     pc_cpus_init(cpu_model);
 182
 183     if (kvmclock_enabled) {
 184         kvmclock_create();
 185     }
 186
 187     if (ram_size >= 0xe0000000 ) {
 188         above_4g_mem_size = ram_size - 0xe0000000;
 189         below_4g_mem_size = 0xe0000000;
 190     } else {
 191         above_4g_mem_size = 0;
 192         below_4g_mem_size = ram_size;
 193     }
 194
 195     if (pci_enabled) {
 196         pci_memory = g_new(MemoryRegion, 1);
 197         memory_region_init(pci_memory, "pci", INT64_MAX);
 198         rom_memory = pci_memory;
 199     } else {
 200         pci_memory = NULL;
 201         rom_memory = system_memory;
 202     }
 203
 204     /* allocate ram and load rom/bios */
 205     if (!xen_enabled()) {
 206         // W/A for allocate larger continuous heap.
 207         // see vl.c
 208         if(preallocated_ptr != NULL) {
 209             qemu_vfree(preallocated_ptr);
 210         }
 211         //
 212         fw_cfg = pc_memory_init(system_memory,
 213                        kernel_filename, kernel_cmdline, initrd_filename,
 214                        below_4g_mem_size, above_4g_mem_size,
 215                        pci_enabled ? rom_memory : system_memory, &ram_memory);
 216     }
 217
 218     // for ramdump...
 219     global_ram_memory = ram_memory;
 220
 221     gsi_state = g_malloc0(sizeof(*gsi_state));
 222     if (kvm_irqchip_in_kernel()) {
 223         kvm_piix3_setup_irq_routing(pci_enabled);
 224         gsi = qemu_allocate_irqs(kvm_piix3_gsi_handler, gsi_state,
 225                                  GSI_NUM_PINS);
 226     } else {
 227         gsi = qemu_allocate_irqs(gsi_handler, gsi_state, GSI_NUM_PINS);
 228     }
 229
 230     if (pci_enabled) {
 231         pci_bus = i440fx_init(&i440fx_state, &piix3_devfn, &isa_bus, gsi,
 232                               system_memory, system_io, ram_size,
 233                               below_4g_mem_size,
 234                               0x100000000ULL - below_4g_mem_size,
 235                               0x100000000ULL + above_4g_mem_size,
 236                               (sizeof(target_phys_addr_t) == 4
 237                                ? 0
 238                                : ((uint64_t)1 << 62)),
 239                               pci_memory, ram_memory);
 240     } else {
 241         pci_bus = NULL;
 242         i440fx_state = NULL;
 243         isa_bus = isa_bus_new(NULL, system_io);
 244         no_hpet = 1;
 245     }
 246     isa_bus_irqs(isa_bus, gsi);
 247
 248     if (kvm_irqchip_in_kernel()) {
 249         i8259 = kvm_i8259_init(isa_bus);
 250     } else if (xen_enabled()) {
 251         i8259 = xen_interrupt_controller_init();
 252     } else {
 253         cpu_irq = pc_allocate_cpu_irq();
 254         i8259 = i8259_init(isa_bus, cpu_irq[0]);
 255     }
 256
 257     for (i = 0; i < ISA_NUM_IRQS; i++) {
 258         gsi_state->i8259_irq[i] = i8259[i];
 259     }
 260     if (pci_enabled) {
 261         ioapic_init(gsi_state);
 262     }
 263
 264
 265     pc_register_ferr_irq(gsi[13]);
 266
 267     pc_vga_init(isa_bus, pci_enabled ? pci_bus : NULL);
 268     if (xen_enabled()) {
 269         pci_create_simple(pci_bus, -1, "xen-platform");
 270     }
 271     /* init basic PC hardware */
 272     pc_basic_device_init(isa_bus, gsi, &rtc_state, &floppy, xen_enabled());
 273
 274     for(i = 0; i < nb_nics; i++) {
 275         NICInfo *nd = &nd_table[i];
 276
 277         if (!pci_enabled || (nd->model && strcmp(nd->model, "ne2k_isa") == 0))
 278             pc_init_ne2k_isa(isa_bus, nd);
 279         else
 280             pci_nic_init_nofail(nd, "e1000", NULL);
 281     }
 282
 283     ide_drive_get(hd, MAX_IDE_BUS);
 284     if (pci_enabled) {
 285         PCIDevice *dev;
 286         if (xen_enabled()) {
 287             dev = pci_piix3_xen_ide_init(pci_bus, hd, piix3_devfn + 1);
 288         } else {
 289             dev = pci_piix3_ide_init(pci_bus, hd, piix3_devfn + 1);
 290         }
 291         idebus[0] = qdev_get_child_bus(&dev->qdev, "ide.0");
 292         idebus[1] = qdev_get_child_bus(&dev->qdev, "ide.1");
 293     } else {
 294         for(i = 0; i < MAX_IDE_BUS; i++) {
 295             ISADevice *dev;
 296             dev = isa_ide_init(isa_bus, ide_iobase[i], ide_iobase2[i],
 297                                ide_irq[i],
 298                                hd[MAX_IDE_DEVS * i], hd[MAX_IDE_DEVS * i + 1]);
 299             idebus[i] = qdev_get_child_bus(&dev->qdev, "ide.0");
 300         }
 301     }
 302
 303 // commented out by caramis... for use 'tizen-ac97'...
 304 // reopen for qemu 1.0 merging...
 305     audio_init(isa_bus, pci_enabled ? pci_bus : NULL);
 306
 307     pc_cmos_init(below_4g_mem_size, above_4g_mem_size, boot_device,
 308                  floppy, idebus[0], idebus[1], rtc_state);
 309
 310     if (pci_enabled && usb_enabled) {
 311         pci_create_simple(pci_bus, piix3_devfn + 2, "piix3-usb-uhci");
 312     }
 313
 314     if (pci_enabled && acpi_enabled) {
 315         i2c_bus *smbus;
 316
 317         smi_irq = qemu_allocate_irqs(pc_acpi_smi_interrupt, first_cpu, 1);
 318         /* TODO: Populate SPD eeprom data.  */
 319 #if defined(__x86_64__)
 320         smbus = piix4_pm_init(pci_bus, piix3_devfn + 3, 0xb100,
 321                               gsi[9], *smi_irq, kvm_enabled(), fw_cfg);
 322
 323 #else
 324         smbus = maru_pm_init(pci_bus, piix3_devfn + 3, 0xb100,
 325                               gsi[9], *smi_irq, kvm_enabled(), fw_cfg);
 326 #endif
 327         smbus_eeprom_init(smbus, 8, NULL, 0);
 328     }
 329
 330     if (pci_enabled) {
 331         pc_pci_device_init(pci_bus);
 332     }
 333
 334     // maru specialized device init...
 335     if (pci_enabled) {
 336         codec_init(pci_bus);
 337     }
 338 #ifdef CONFIG_YAGL
 339     pci_create_simple(pci_bus, -1, "yagl");
 340 #endif
 341 }
 342
 343 static void maru_x86_board_init(ram_addr_t ram_size,
 344                         const char *boot_device,
 345                         const char *kernel_filename,
 346                         const char *kernel_cmdline,
 347                         const char *initrd_filename,
 348                         const char *cpu_model)
 349 {
 350     maru_x86_machine_init(get_system_memory(),
 351              get_system_io(),
 352              ram_size, boot_device,
 353              kernel_filename, kernel_cmdline,
 354              initrd_filename, cpu_model, 1, 1);
 355 }
 356
 357 static QEMUMachine maru_x86_machine = {
 358     .name = "maru-x86-machine",
 359     .desc = "maru board(x86)",
 360     .init = maru_x86_board_init,
 361     .max_cpus = 255,
 362 };
 363
 364 static void maru_machine_init(void)
 365 {
 366     qemu_register_machine(&maru_x86_machine);
 367 }
 368
 369 machine_init(maru_machine_init);