include/configs/sp7715gatrisim.h

   1 /*
   2  * (C) Copyright 2009 DENX Software Engineering
   3  * Author: John Rigby <jrigby@gmail.com>
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License as
   7  * published by the Free Software Foundation; either version 2 of
   8  * the License, or (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  18  * MA 02111-1307 USA
  19  */
  20
  21 #ifndef __CONFIG_H
  22 #define __CONFIG_H
  23 //only used in fdl2 .in uart download, the debug infors  from  serial will break the download process.
  24 #define CONFIG_FDL2_PRINT        0
  25 #define BOOT_NATIVE_LINUX        1
  26 #define BOOT_NATIVE_LINUX_MODEM  1
  27 //#define CALIBRATION_FLAG         0x89FFFC00
  28 //#define       CALIBRATION_FLAG_WCDMA   0x89FFFC00
  29 #define CONFIG_SILENT_CONSOLE
  30 #define CONFIG_GPIOLIB 1
  31 //#define NAND_DEBUG
  32 //#define DEBUG
  33 #define CONFIG_SDRAMDISK
  34
  35 #define U_BOOT_SPRD_VER 1
  36 /*#define SPRD_EVM_TAG_ON 1*/
  37 #ifdef SPRD_EVM_TAG_ON
  38 #define SPRD_EVM_ADDR_START 0x00026000
  39 #define SPRD_EVM_TAG(_x) (*(((unsigned long *)SPRD_EVM_ADDR_START)+_x) = *(volatile unsigned long *)0x87003004)
  40 #endif
  41 #define CONFIG_L2_OFF                   1
  42
  43 #define BOOT_DEBUG 1
  44
  45 #define CONFIG_YAFFS2 1
  46
  47 #define BOOT_PART "boot"
  48 //#define BOOT_PART "kernel"
  49 #define RECOVERY_PART "recovery"
  50 #define UBIPAC_PART  "ubipac"
  51
  52 /*
  53  * SPREADTRUM BIGPHONE board - SoC Configuration
  54  */
  55 #define CONFIG_SPX15
  56 #define CONFIG_SPX15_WCDMA
  57 #define CONFIG_SC8830
  58
  59 #define CONFIG_AUTODLOADER
  60 #define CONFIG_SP8830WCN
  61
  62 #define  CONFIG_SUPPORT_W
  63 #define WDSP_ADR        0x88020000
  64 #define WFIXNV_ADR      0x88220000
  65 #define WRUNTIMENV_ADR  0x88260000
  66 #define WMODEM_ADR      0x882c0000
  67 #define  CONFIG_SUPPORT_WIFI
  68 #define WCNMODEM_ADR     0x8a860000
  69 #define WCNFIXNV_ADR     0x8a800000
  70 #define WCNRUNTIMENV_ADR 0x8a820000
  71 #define CHIP_ENDIAN_LITTLE
  72 #define _LITTLE_ENDIAN 1
  73
  74 //#define CONFIG_RAM512M
  75 #define CONFIG_RAM256M
  76
  77 //#define CONFIG_EMMC_BOOT
  78
  79 #ifdef  CONFIG_EMMC_BOOT
  80 #define EMMC_SECTOR_SIZE 512
  81 #define CONFIG_MMC
  82
  83 #define CONFIG_FS_EXT4
  84 #define CONFIG_EXT4_WRITE
  85 #define CONFIG_CMD_EXT4
  86 #define CONFIG_CMD_EXT4_WRITE
  87
  88 //#define CONFIG_TIGER_MMC
  89 #define CONFIG_UEFI_PARTITION
  90 #define CONFIG_EFI_PARTITION
  91 #define CONFIG_EXT4_SPARSE_DOWNLOAD
  92 //#define CONFIG_EMMC_SPL
  93 #define CONFIG_SYS_EMMC_U_BOOT_SECTOR_NUM ((CONFIG_SYS_NAND_U_BOOT_SIZE+EMMC_SECTOR_SIZE-1)/EMMC_SECTOR_SIZE)
  94 #endif
  95
  96 /*
  97  * MMC definition
  98  */
  99 #define CONFIG_CMD_MMC
 100 #ifdef  CONFIG_CMD_MMC
 101 #define CONFIG_CMD_FAT                  1
 102 #define CONFIG_FAT_WRITE                1
 103 #define CONFIG_MMC                      1
 104 #define CONFIG_GENERIC_MMC              1
 105 #define CONFIG_SDHCI                    1
 106 #define CONFIG_SDHCI_CTRL_NO_HISPD      1 /* disable high speed control */
 107 #define CONFIG_SYS_MMC_MAX_BLK_COUNT    0x1000
 108 #define CONFIG_MMC_SDMA                 1
 109 #define CONFIG_MV_SDHCI                 1
 110 #define CONFIG_DOS_PARTITION            1
 111 #define CONFIG_EFI_PARTITION            1
 112 #define CONFIG_SYS_MMC_NUM              1
 113 #define CONFIG_SYS_MMC_BASE             {0x20600000}
 114 #define CONFIG_SYS_SD_BASE              0x20300000
 115 #endif
 116
 117 #define BB_DRAM_TYPE_256MB_32BIT
 118
 119 #define CONFIG_SYS_HZ                   1000
 120 #define CONFIG_SPRD_TIMER_CLK           1000 /*32768*/
 121
 122 //#define CONFIG_SYS_HUSH_PARSER
 123
 124 #ifdef CONFIG_SYS_HUSH_PARSER
 125 #define CONFIG_SYS_PROMPT_HUSH_PS2 "> "
 126 #endif
 127
 128 #define FIXNV_SIZE              (256 * 1024)
 129 #define WMODEM_SIZE             (0x700000)
 130 #define WDSP_SIZE               (0x200000) /* 3968K */
 131 #define WCNMODEM_SIZE           (0x100000)
 132 #define VMJALUNA_SIZE           (0x64000) /* 400K */
 133 #define RUNTIMENV_SIZE          (384 * 1024)
 134 #define CONFIG_SPL_LOAD_LEN     (0x6000)
 135
 136
 137 /*#define CMDLINE_NEED_CONV */
 138
 139 #define WATCHDOG_LOAD_VALUE     0x4000
 140 #define CONFIG_SYS_STACK_SIZE   0x400
 141 //#define CONFIG_SYS_TEXT_BASZE  0x80f00000
 142
 143 //#define       CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* 256 kB for U-Boot */
 144
 145 /* NAND BOOT is the only boot method */
 146 #define CONFIG_NAND_U_BOOT
 147 #define DYNAMIC_CRC_TABLE
 148 /* Start copying real U-boot from the second page */
 149 #define CONFIG_SYS_NAND_U_BOOT_OFFS     0x40000
 150 #define CONFIG_SYS_NAND_U_BOOT_SIZE     0x8A000
 151 #define RAM_TYPPE_IS_SDRAM      0
 152 //#define FPGA_TRACE_DOWNLOAD //for download image from trace
 153
 154 /* Load U-Boot to this address */
 155 #define CONFIG_SYS_NAND_U_BOOT_DST      0x8f800000
 156 #define CONFIG_SYS_NAND_U_BOOT_START    CONFIG_SYS_NAND_U_BOOT_DST
 157 #define CONFIG_SYS_SDRAM_BASE 0x80000000
 158 #define CONFIG_SYS_SDRAM_END (CONFIG_SYS_SDRAM_BASE + 256*1024*1024)
 159
 160 #ifdef CONFIG_NAND_SPL
 161 #define CONFIG_SYS_INIT_SP_ADDR         (CONFIG_SYS_SDRAM_END - 0x40000)
 162 #else
 163
 164 #define CONFIG_MMU_TABLE_ADDR (0x00020000)
 165 #define CONFIG_SYS_INIT_SP_ADDR     \
 166         (CONFIG_SYS_SDRAM_END - 0x10000 - GENERATED_GBL_DATA_SIZE)
 167
 168 #define CONFIG_SKIP_LOWLEVEL_INIT
 169 #endif
 170
 171 #define CONFIG_HW_WATCHDOG
 172 //#define CONFIG_AUTOBOOT //used for FPGA test, auto boot other image
 173 //#define CONFIG_DISPLAY_CPUINFO
 174
 175 #define CONFIG_CMDLINE_TAG              1       /* enable passing of ATAGs */
 176 #define CONFIG_SETUP_MEMORY_TAGS        1
 177 #define CONFIG_INITRD_TAG               1
 178
 179 /*
 180  * Memory Info
 181  */
 182 /* malloc() len */
 183 #define CONFIG_SYS_MALLOC_LEN           (2 << 20)       /* 1 MiB */
 184 /*
 185  * Board has 2 32MB banks of DRAM but there is a bug when using
 186  * both so only the first is configured
 187  */
 188 #define CONFIG_NR_DRAM_BANKS    1
 189
 190 #define PHYS_SDRAM_1            0x80000000
 191 #define PHYS_SDRAM_1_SIZE       0x10000000
 192 #if (CONFIG_NR_DRAM_BANKS == 2)
 193 #define PHYS_SDRAM_2            0x90000000
 194 #define PHYS_SDRAM_2_SIZE       0x10000000
 195 #endif
 196 /* 8MB DRAM test */
 197 #define CONFIG_SYS_MEMTEST_START        PHYS_SDRAM_1
 198 #define CONFIG_SYS_MEMTEST_END          (PHYS_SDRAM_1+0x0800000)
 199 #define CONFIG_STACKSIZE        (256 * 1024)    /* regular stack */
 200
 201 /*
 202  * Serial Info
 203  */
 204 #define CONFIG_SPRD_UART                1
 205 #define CONFIG_SYS_SC8800X_UART1        1
 206 #define CONFIG_CONS_INDEX       1       /* use UART0 for console */
 207 #define CONFIG_BAUDRATE         115200  /* Default baud rate */
 208 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200 }
 209 #define CONFIG_SPRD_SPI
 210 #define CONFIG_SPRD_I2C
 211 #define CONFIG_SC8830_I2C
 212 /*
 213  * Flash & Environment
 214  */
 215 /* No NOR flash present */
 216 #define CONFIG_SYS_MONITOR_LEN ((CONFIG_SYS_NAND_U_BOOT_OFFS)+(CONFIG_SYS_NAND_U_BOOT_SIZE))
 217 #define CONFIG_SYS_NO_FLASH     1
 218 #define CONFIG_ENV_IS_NOWHERE
 219 #define CONFIG_ENV_SIZE         (128 * 1024)
 220 /*
 221 #define CONFIG_ENV_IS_IN_NAND
 222 #define CONFIG_ENV_OFFSET       CONFIG_SYS_MONITOR_LEN
 223 #define CONFIG_ENV_OFFSET_REDUND        (CONFIG_ENV_OFFSET + CONFIG_ENV_SIZE)
 224 */
 225
 226 /* DDR */
 227 #define CONFIG_CLK_PARA
 228 //#define CONFIG_FPGA
 229
 230 #ifndef CONFIG_CLK_PARA
 231 #define DDR_CLK 333
 232 #else
 233 #define MAGIC_HEADER    0x5555AAAA
 234 #define MAGIC_END       0xAAAA5555
 235 #define CONFIG_PARA_VERSION 1
 236 #define CLK_CA7_CORE    ARM_CLK_1000M
 237 #define CLK_CA7_AXI     ARM_CLK_500M
 238 #define CLK_CA7_DGB     ARM_CLK_200M
 239 #define CLK_CA7_AHB     AHB_CLK_192M
 240 #define CLK_CA7_APB     APB_CLK_64M
 241 #define CLK_PUB_AHB     PUB_AHB_CLK_153_6M
 242 #define CLK_AON_APB     AON_APB_CLK_128M
 243 #define DDR_FREQ        333000000
 244 #define DCDC_ARM        1200
 245 #define DCDC_CORE       1100
 246 #define CONFIG_VOL_PARA
 247 #endif
 248 //---these three macro below,only one can be open
 249 //#define DDR_LPDDR1
 250 #define DDR_LPDDR2
 251 //#define DDR_DDR3
 252
 253 //#define DDR_TYPE DRAM_LPDDR2_2CS_8G_X32
 254 //#define DDR_TYPE DRAM_LPDDR2_1CS_4G_X32
 255 #define DDR_TYPE DRAM_LPDDR2_1CS_2G_X32
 256 //#define DDR_TYPE DRAM_LPDDR2_1CS_8G_X32
 257 //#define DDR_TYPE DRAM_LPDDR2_2CS_16G_X32
 258 //#define DDR_TYPE DRAM_DDR3_1CS_2G_X8_4P
 259 //#define DDR_TYPE DRAM_DDR3_1CS_4G_X16_2P
 260
 261 #define DDR3_DLL_ON TRUE
 262 //#define DLL_BYPASS
 263 #define DDR_APB_CLK 128
 264 #define DDR_DFS_SUPPORT
 265 #define DDR_DFS_VAL_BASE 0X1c00
 266
 267 //#define DDR_SCAN_SUPPORT
 268 #define MEM_IO_DS LPDDR2_DS_40R
 269
 270 #define PUBL_LPDDR1_DS PUBL_LPDDR1_DS_48OHM
 271 #define PUBL_LPDDR2_DS PUBL_LPDDR2_DS_40OHM
 272 #define PUBL_DDR3_DS   PUBL_DDR3_DS_34OHM
 273
 274 /* NAND */
 275 #define CONFIG_NAND_DOLPHIN
 276 #define CONFIG_SPRD_NAND_REGS_BASE      (0x20B00000)
 277 #define CONFIG_SYS_MAX_NAND_DEVICE      1
 278 #define CONFIG_SYS_NAND_BASE            (0x20B00000)
 279 //#define CONFIG_JFFS2_NAND
 280 //#define CONFIG_SPRD_NAND_HWECC
 281 #define CONFIG_SYS_NAND_HW_ECC
 282 #define CONFIG_SYS_NAND_LARGEPAGE
 283 //#define CONFIG_SYS_NAND_5_ADDR_CYCLE
 284
 285 #define CONFIG_SYS_64BIT_VSPRINTF
 286
 287 #define CONFIG_CMD_MTDPARTS
 288 #define CONFIG_MTD_PARTITIONS
 289 #define CONFIG_MTD_DEVICE
 290 #define CONFIG_CMD_UBI
 291 #define CONFIG_RBTREE
 292 #define CONFIG_CMD_UBIFS
 293 #define CONFIG_LZO
 294 #ifdef CONFIG_CMD_UBIFS
 295 #define CONFIG_FS_UBIFS
 296 #endif
 297 /* U-Boot general configuration */
 298 #define CONFIG_SYS_PROMPT       "=> "   /* Monitor Command Prompt */
 299 #define CONFIG_SYS_CBSIZE       1024    /* Console I/O Buffer Size  */
 300 /* Print buffer sz */
 301 #define CONFIG_SYS_PBSIZE       (CONFIG_SYS_CBSIZE + \
 302                 sizeof(CONFIG_SYS_PROMPT) + 16)
 303 #define CONFIG_SYS_MAXARGS      32      /* max number of command args */
 304 /* Boot Argument Buffer Size */
 305 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE
 306 #define CONFIG_CMDLINE_EDITING
 307 #define CONFIG_SYS_LONGHELP
 308
 309 /* support OS choose */
 310 #undef CONFIG_BOOTM_NETBSD
 311 #undef CONFIG_BOOTM_RTEMS
 312
 313 /* U-Boot commands */
 314 #include <config_cmd_default.h>
 315 #define CONFIG_CMD_NAND
 316 #undef CONFIG_CMD_FPGA
 317 #undef CONFIG_CMD_LOADS
 318 #undef CONFIG_CMD_NET
 319 #undef CONFIG_CMD_NFS
 320 #undef CONFIG_CMD_SETGETDCR
 321
 322 #define CONFIG_ENV_OVERWRITE
 323
 324 #ifdef SPRD_EVM_TAG_ON
 325 #define CONFIG_BOOTDELAY        0
 326 #else
 327 #define CONFIG_BOOTDELAY        0
 328 #define CONFIG_ZERO_BOOTDELAY_CHECK
 329 #endif
 330
 331 #define CONFIG_LOADADDR         (CONFIG_SYS_TEXT_BASE - CONFIG_SYS_MALLOC_LEN - 4*1024*1024)    /* loadaddr env var */
 332 #define CONFIG_SYS_LOAD_ADDR    CONFIG_LOADADDR
 333
 334 #define xstr(s) str(s)
 335 #define str(s)  #s
 336
 337 #ifdef CONFIG_RAM512M
 338 #define MEM_INIT_PARA "mem=512M"
 339 #elif defined(CONFIG_RAM256M)
 340 #define MEM_INIT_PARA "mem=256M"
 341 //#elif defined(CONFIG_RAMxxxM)
 342 ////#define MEM_INIT_PARA "mem=xxxM" //xxx maybe 1024 etc
 343 #else
 344 #error "CONFIG_RAMxxxM macro must be defined"
 345 #endif
 346 #define MTDIDS_DEFAULT "nand0=sprd-nand"
 347
 348 #define MTDPARTS_DEFAULT "mtdparts=sprd-nand:256k(spl),768k(2ndbl),512k(kpanic),-(ubipac)"
 349 #define CONFIG_BOOTARGS MEM_INIT_PARA" loglevel=1 console=ttyS1,115200n8 init=/init " MTDPARTS_DEFAULT
 350 #define COPY_LINUX_KERNEL_SIZE  (0x600000)
 351 #define LINUX_INITRD_NAME       "modem"
 352
 353 #define CONFIG_BOOTCOMMAND "cboot normal"
 354 #define CONFIG_EXTRA_ENV_SETTINGS                               ""
 355
 356 #ifdef CONFIG_CMD_NET
 357 #define CONFIG_IPADDR 192.168.10.2
 358 #define CONFIG_SERVERIP 192.168.10.5
 359 #define CONFIG_NETMASK 255.255.255.0
 360 #define CONFIG_USBNET_DEVADDR 26:03:ee:00:87:9f
 361 #define CONFIG_USBNET_HOSTADDR 9a:04:c7:d6:30:d0
 362
 363
 364 #define CONFIG_NET_MULTI
 365 #define CONFIG_CMD_DNS
 366 #define CONFIG_CMD_NFS
 367 #define CONFIG_CMD_RARP
 368 #define CONFIG_CMD_PING
 369 /*#define CONFIG_CMD_SNTP */
 370 #endif
 371
 372 #define CONFIG_USB_CORE_IP_293A
 373 #define CONFIG_USB_GADGET_SC8800G
 374 #define CONFIG_USB_DWC
 375 #define CONFIG_USB_GADGET_DUALSPEED
 376 //#define CONFIG_USB_ETHER
 377 #define CONFIG_CMD_FASTBOOT
 378 #define SCRATCH_ADDR    (CONFIG_SYS_SDRAM_BASE + 0x100000)
 379 #define FB_DOWNLOAD_BUF_SIZE           (CONFIG_SYS_NAND_U_BOOT_DST - SCRATCH_ADDR-0x800000)
 380 #define SCRATCH_ADDR_EXT1              (CONFIG_SYS_NAND_U_BOOT_DST + 32*1024*1024)
 381 #define FB_DOWNLOAD_BUF_EXT1_SIZE      (224*1024*1024)
 382
 383 #define CONFIG_MODEM_CALIBERATE
 384
 385 #define CONFIG_LCD
 386 #ifdef  CONFIG_LCD
 387 #define CONFIG_SPLASH_SCREEN
 388 #define LCD_BPP LCD_COLOR16
 389 //#define CONFIG_LCD_HVGA   1
 390 //#define CONFIG_LCD_QVGA   1
 391 //#define CONFIG_LCD_QHD 1
 392 //#define CONFIG_LCD_720P 1
 393 #define CONFIG_LCD_FWVGA 1
 394
 395 //#define CONFIG_LCD_INFO
 396 //#define LCD_TEST_PATTERN
 397 //#define CONFIG_LCD_LOGO
 398 //#define CONFIG_FB_LCD_S6D0139
 399 //#define CONFIG_FB_LCD_SSD2075_MIPI
 400 //#define CONFIG_FB_LCD_NT35516_MIPI
 401 #define CONFIG_FB_LCD_HX8363_RGB_SPI
 402 //#define CONFIG_FB_LCD_HX8363_MCU
 403
 404 #define CONFIG_SYS_WHITE_ON_BLACK
 405 #ifdef  LCD_TEST_PATTERN
 406 #define CONSOLE_COLOR_RED 0xf800
 407 #define CONSOLE_COLOR_GREEN 0x07e0
 408 #define CONSOLE_COLOR_YELLOW 0x07e0
 409 #define CONSOLE_COLOR_BLUE 0x001f
 410 #define CONSOLE_COLOR_MAGENTA 0x001f
 411 #define CONSOLE_COLOR_CYAN 0x001f
 412 #endif
 413 #endif // CONFIG_LCD
 414
 415 #define CONFIG_SPRD_SYSDUMP
 416 #include <asm/sizes.h>
 417
 418 #ifdef CONFIG_RAM512M
 419 #define SPRD_SYSDUMP_MAGIC      ((PHYS_OFFSET_ADDR & (~(SZ_512M - 1))) + SZ_512M - SZ_1M)
 420 #elif defined(CONFIG_RAM256M)
 421 #define SPRD_SYSDUMP_MAGIC      ((PHYS_OFFSET_ADDR & (~(SZ_256M - 1))) + SZ_256M - SZ_1M)
 422 //#elif defined(CONFIG_RAMxxxM)
 423 //#define SPRD_SYSDUMP_MAGIC      ((PHYS_OFFSET_ADDR & (~(SZ_xxxM - 1))) + SZ_xxxM - SZ_1M) //xxx maybe 1024 etc
 424 #else
 425 #error "CONFIG_RAMxxxM macro must be defined"
 426 #endif
 427
 428 #define CALIBRATE_ENUM_MS 3000
 429 #define CALIBRATE_IO_MS 2000
 430
 431 //#define LOW_BAT_ADC_LEVEL 782 /*phone battery adc value low than this value will not boot up*/
 432 #define LOW_BAT_VOL            3500 /*phone battery voltage low than this value will not boot up*/
 433 #define LOW_BAT_VOL_CHG        3300    //3.3V charger connect
 434
 435 #define PWR_KEY_DETECT_CNT 12 /*this should match the count of boot_pwr_check() function */
 436 #define ALARM_LEAD_SET_MS 0 /* time set for alarm boot in advancd */
 437
 438 #define PHYS_OFFSET_ADDR                        0x80000000
 439 #define TD_CP_OFFSET_ADDR                       0x8000000       /*128*/
 440 #define TD_CP_SDRAM_SIZE                        0x1800000       /*24M*/
 441 #define WCDMA_CP_OFFSET_ADDR            0x8000000       /*128M*/
 442 #define WCDMA_CP_SDRAM_SIZE                 0x18A0000
 443
 444 #define WCN_CP_OFFSET_ADDR          0xa800000   /*168M*/
 445 #define WCN_CP_SDRAM_SIZE           0x281000//0x500000    /*5M*/
 446
 447 #define SIPC_APCP_RESET_ADDR_SIZE       0xC00   /*3K*/
 448 #define SIPC_APCP_RESET_SIZE        0x1000      /*4K*/
 449 #define SIPC_WCDMA_APCP_START_ADDR      (PHYS_OFFSET_ADDR + WCDMA_CP_OFFSET_ADDR + WCDMA_CP_SDRAM_SIZE - SIPC_APCP_RESET_SIZE)
 450 #define SIPC_WCN_APCP_START_ADDR    (PHYS_OFFSET_ADDR + WCN_CP_OFFSET_ADDR + WCN_CP_SDRAM_SIZE - SIPC_APCP_RESET_SIZE)
 451
 452 #define CALIBRATION_FLAG_WCDMA   (PHYS_OFFSET_ADDR + WCDMA_CP_OFFSET_ADDR + WCDMA_CP_SDRAM_SIZE - 0x400)
 453 #define CALIBRATION_FLAG         CALIBRATION_FLAG_WCDMA
 454 //#define CALIBRATION_FLAG           0x89700000
 455
 456 #define CONFIG_CMD_SOUND 1
 457 #define CONFIG_CMD_FOR_HTC 1
 458 #define CONFIG_SOUND_CODEC_SPRD_V3 1
 459 #define CONFIG_SOUND_DAI_VBC_R2P0 1
 460 /* #define CONFIG_SPRD_AUDIO_DEBUG */
 461
 462 #define CONFIG_RAMDUMP_NO_SPLIT 1 /* Don't split sysdump file */
 463
 464 #define CONFIG_PBINT_7S_RESET_V1
 465 /* short reset when power key reset trigged */
 466 #define CONFIG_PBINT_7S_RST_SW_SHORT 1
 467 /* reset then release the power key when reset trigged */
 468 /* #define CONFIG_PBINT_7S_RST_SW_LONG 1 */
 469 /* reset then release the power key when reset trigged */
 470 /* #define CONFIG_PBINT_7S_RST_HW_LONG 1 */
 471 /* rang:2-16 unit: s */
 472 /* #define CONFIG_PBINT_7S_RST_THRESHOLD 7 */
 473
 474 /* #define CONFIG_SMPL_MODE */
 475 /* rang:0(0.5s) - 7(4s) unit: s step: 0.5s */
 476 /* #define CONFIG_SMPL_THRESHOLD 0 */
 477 #define USB_PHY_TUNE_VALUE 0x44073e33
 478
 479 #endif /* __CONFIG_H */