include/configs/grandprime3g_ve.h

   1 /*
   2  * (C) Copyright 2009 DENX Software Engineering
   3  * Author: John Rigby <jrigby@gmail.com>
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License as
   7  * published by the Free Software Foundation; either version 2 of
   8  * the License, or (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  18  * MA 02111-1307 USA
  19  */
  20
  21 #ifndef __CONFIG_H
  22 #define __CONFIG_H
  23
  24 //#define CONFIG_SECURE_BOOT
  25 //#define CONFIG_ROM_VERIFY_SPL
  26 #define PRIMPUKPATH "/dev/block/mmcblk0boot0"
  27 #define PRIMPUKSTART 512
  28 #define PRIMPUKLEN 260
  29 //#define CONFIG_OF_LIBFDT
  30 //#ifdef CONFIG_OF_LIBFDT
  31 //MACH_TYPE_SC8830=2014
  32 //ask for detect it
  33 #define DT_PLATFROM_ID 8830
  34 #define DT_HARDWARE_ID 1
  35 #define DT_SOC_VER     0x20000
  36 //#endif
  37 //only used in fdl2 .in uart download, the debug infors  from  serial will break the download process.
  38 #define CONFIG_FDL2_PRINT        0
  39 #define BOOT_NATIVE_LINUX        1
  40 #define BOOT_NATIVE_LINUX_MODEM  1
  41 #define CONFIG_SILENT_CONSOLE
  42 #define CONFIG_GPIOLIB 1
  43 //#define NAND_DEBUG
  44 //#define DEBUG
  45 //#define CONFIG_SDRAMDISK
  46 #define U_BOOT_SPRD_VER 1
  47 /*#define SPRD_EVM_TAG_ON 1*/
  48 #ifdef SPRD_EVM_TAG_ON
  49 #define SPRD_EVM_ADDR_START 0x00026000
  50 #define SPRD_EVM_TAG(_x) (*(((unsigned long *)SPRD_EVM_ADDR_START)+_x) = *(volatile unsigned long *)0x87003004)
  51 #endif
  52 #define CONFIG_L2_OFF                   1
  53
  54 #define BOOT_DEBUG 1
  55
  56 #define CONFIG_YAFFS2 1
  57
  58 #define BOOT_PART "boot"
  59 //#define BOOT_PART "kernel"
  60 #define RECOVERY_PART "recovery"
  61 #define UBIPAC_PART  "ubipac"
  62
  63 /*
  64  * SPREADTRUM BIGPHONE board - SoC Configuration
  65  */
  66 //#define CONFIG_SP8830
  67 #define CONFIG_SC8830
  68 #define CONFIG_SPX30G   //tshark chip
  69 #define CONFIG_SPX30G2  //tshark2 chip
  70
  71 #define CONFIG_GRANDPRIME3G_VE
  72 #define CONFIG_SP8830WCN
  73 #define CONFIG_ADIE_SC2723S
  74
  75 #define CONFIG_SUPPORT_W
  76 #define WDSP_ADR       0x88020000
  77 #define WFIXNV_ADR     0x88240000
  78 #define WRUNTIMENV_ADR 0x88280000
  79 #define WMODEM_ADR     0x88300000
  80 #define MODEM_ADR     WMODEM_ADR
  81 #define CONFIG_SUPPORT_WIFI
  82 #define WCNMODEM_ADR      0x8a808000
  83 #define WCNFIXNV_ADR      0x8a800000
  84 #define WCNRUNTIMENV_ADR  0x8a820000
  85 //#define WMODEM_CODE_COPY_ADR 0x50000000
  86 //#define WCN_CODE_COPY_ADR 0x50003000
  87
  88 #define CP0_CODE_COPY_ADR 0x50000000
  89 #define CP2_CODE_COPY_ADR 0x50003000
  90
  91 #define CONFIG_AUTODLOADER
  92
  93 #define CHIP_ENDIAN_LITTLE
  94 #define _LITTLE_ENDIAN 1
  95
  96 #define CONFIG_RAM1G
  97
  98 #define CONFIG_EMMC_BOOT
  99
 100
 101 #ifdef  CONFIG_EMMC_BOOT
 102 #define EMMC_SECTOR_SIZE 512
 103 #define CONFIG_MMC
 104
 105 #define CONFIG_FS_EXT4
 106 #define CONFIG_EXT4_WRITE
 107 #define CONFIG_CMD_EXT4
 108 #define CONFIG_CMD_EXT4_WRITE
 109
 110 //#define CONFIG_TIGER_MMC
 111 #define CONFIG_UEFI_PARTITION
 112 #define CONFIG_EFI_PARTITION
 113 #define CONFIG_EXT4_SPARSE_DOWNLOAD
 114 //#define CONFIG_EMMC_SPL
 115 #define CONFIG_SYS_EMMC_U_BOOT_SECTOR_NUM ((CONFIG_SYS_NAND_U_BOOT_SIZE+EMMC_SECTOR_SIZE-1)/EMMC_SECTOR_SIZE)
 116
 117 #endif
 118
 119 /*
 120  * MMC definition
 121  */
 122 #define CONFIG_CMD_MMC
 123 #ifdef  CONFIG_CMD_MMC
 124 #define CONFIG_CMD_FAT                  1
 125 #define CONFIG_FAT_WRITE                1
 126 #define CONFIG_MMC                      1
 127 #define CONFIG_GENERIC_MMC              1
 128 #define CONFIG_SDHCI                    1
 129 #define CONFIG_SDHCI_CTRL_NO_HISPD     1 /* disable high speed control */
 130 #define CONFIG_SYS_MMC_MAX_BLK_COUNT    0x1000
 131 #define CONFIG_MMC_SDMA                 1
 132 #define CONFIG_MV_SDHCI                 1
 133 #define CONFIG_DOS_PARTITION            1
 134 #define CONFIG_EFI_PARTITION            1
 135 #define CONFIG_SYS_MMC_NUM              1
 136 #define CONFIG_SYS_MMC_BASE             {0x20600000}
 137 #define CONFIG_SYS_SD_BASE              0x20300000
 138 #endif
 139
 140 #define BB_DRAM_TYPE_256MB_32BIT
 141
 142 #define CONFIG_SYS_HZ                   1000
 143 #define CONFIG_SPRD_TIMER_CLK           1000 /*32768*/
 144
 145 //#define CONFIG_SYS_HUSH_PARSER
 146
 147 #ifdef CONFIG_SYS_HUSH_PARSER
 148 #define CONFIG_SYS_PROMPT_HUSH_PS2 "> "
 149 #endif
 150
 151 #define FIXNV_SIZE              (2*128 * 1024)
 152 #define PRODUCTINFO_SIZE        (16 * 1024)
 153 #define WMODEM_SIZE             (0x800000)
 154 #define WDSP_SIZE               (0x200000)
 155 #define WCNMODEM_SIZE           (0x100000)
 156 #define VMJALUNA_SIZE           (0x64000) /* 400K */
 157 #define RUNTIMENV_SIZE          (3*128 * 1024)
 158 #ifdef CONFIG_ROM_VERIFY_SPL
 159 #define CONFIG_SPL_LOAD_LEN     (0x8000) /* 32 KB */
 160 #define CONFIG_BOOTINFO_LENGTH  (0x200)  /* 512 Bytes*/
 161 #define PUBKEY_BSC_BLOCK_INDEX  (CONFIG_SPL_LOAD_LEN - CONFIG_BOOTINFO_LENGTH * 2) / EMMC_SECTOR_SIZE
 162 #define PUBKEY_VLR_BLOCK_INDEX  2
 163 #define PUBKEY_READ_BLOCK_NUMS  1
 164 #define CONFIG_SPL_HASH_LEN     (0x400) /* 1KB */
 165 #else
 166 #define CONFIG_SPL_LOAD_LEN     (0x6000)
 167 #define PUBKEY_BSC_BLOCK_INDEX  0
 168 #define PUBKEY_VLR_BLOCK_INDEX  0
 169 #define PUBKEY_READ_BLOCK_NUMS  (SEC_HEADER_MAX_SIZE / EMMC_SECTOR_SIZE)
 170 #define CONFIG_SPL_HASH_LEN     (0xC00) /* 3KB */
 171 #endif
 172
 173 #define PRODUCTINFO_ADR         0x80490000
 174
 175 /*#define CMDLINE_NEED_CONV */
 176
 177 #define WATCHDOG_LOAD_VALUE     0x4000
 178 #define CONFIG_SYS_STACK_SIZE   0x400
 179 //#define CONFIG_SYS_TEXT_BASZE  0x80f00000
 180
 181 //#define       CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* 256 kB for U-Boot */
 182
 183 /* NAND BOOT is the only boot method */
 184 #define CONFIG_NAND_U_BOOT
 185 #define DYNAMIC_CRC_TABLE
 186 /* Start copying real U-boot from the second page */
 187 #define CONFIG_SYS_NAND_U_BOOT_OFFS     0x40000
 188 #define CONFIG_SYS_NAND_U_BOOT_SIZE     0xa0000
 189 #define RAM_TYPPE_IS_SDRAM      0
 190 //#define FPGA_TRACE_DOWNLOAD //for download image from trace
 191
 192 /* Load U-Boot to this address */
 193 #define CONFIG_SYS_NAND_U_BOOT_DST      0x8f700000
 194 #define CONFIG_SYS_NAND_U_BOOT_START    CONFIG_SYS_NAND_U_BOOT_DST
 195 #define CONFIG_SYS_SDRAM_BASE 0x80000000
 196 #define CONFIG_SYS_SDRAM_END (CONFIG_SYS_SDRAM_BASE + 256*1024*1024)
 197
 198 #ifdef CONFIG_NAND_SPL
 199 #define CONFIG_SYS_INIT_SP_ADDR         (CONFIG_SYS_SDRAM_END - 0x40000)
 200 #else
 201
 202 #define CONFIG_MMU_TABLE_ADDR (0x00020000)
 203 #define CONFIG_SYS_INIT_SP_ADDR     \
 204         (CONFIG_SYS_SDRAM_END - 0x10000 - GENERATED_GBL_DATA_SIZE)
 205
 206 #define CONFIG_SKIP_LOWLEVEL_INIT
 207 #endif
 208
 209 #define CONFIG_HW_WATCHDOG
 210 //#define CONFIG_AUTOBOOT //used for FPGA test, auto boot other image
 211 //#define CONFIG_DISPLAY_CPUINFO
 212
 213 #define CONFIG_CMDLINE_TAG              1       /* enable passing of ATAGs */
 214 #define CONFIG_SETUP_MEMORY_TAGS        1
 215 #define CONFIG_INITRD_TAG               1
 216
 217 /*
 218  * Memory Info
 219  */
 220 /* malloc() len */
 221 #define CONFIG_SYS_MALLOC_LEN           (2 << 20)       /* 1 MiB */
 222 /*
 223  * Board has 2 32MB banks of DRAM but there is a bug when using
 224  * both so only the first is configured
 225  */
 226 #define CONFIG_NR_DRAM_BANKS    1
 227
 228 #define PHYS_SDRAM_1            0x80000000
 229 #define PHYS_SDRAM_1_SIZE       0x10000000
 230 #if (CONFIG_NR_DRAM_BANKS == 2)
 231 #define PHYS_SDRAM_2            0x90000000
 232 #define PHYS_SDRAM_2_SIZE       0x10000000
 233 #endif
 234 /* 8MB DRAM test */
 235 #define CONFIG_SYS_MEMTEST_START        PHYS_SDRAM_1
 236 #define CONFIG_SYS_MEMTEST_END          (PHYS_SDRAM_1+0x0800000)
 237 #define CONFIG_STACKSIZE        (256 * 1024)    /* regular stack */
 238
 239 /*
 240  * Serial Info
 241  */
 242 #define CONFIG_SPRD_UART                1
 243 #define CONFIG_SYS_SC8800X_UART1        1
 244 #define CONFIG_CONS_INDEX       1       /* use UART0 for console */
 245 #define CONFIG_BAUDRATE         115200  /* Default baud rate */
 246 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200 }
 247 #define CONFIG_SPRD_SPI
 248 #define CONFIG_SPRD_I2C
 249 #define CONFIG_SC8830_I2C
 250 /*
 251  * Flash & Environment
 252  */
 253 /* No NOR flash present */
 254 #define CONFIG_SYS_MONITOR_LEN ((CONFIG_SYS_NAND_U_BOOT_OFFS)+(CONFIG_SYS_NAND_U_BOOT_SIZE))
 255 #define CONFIG_SYS_NO_FLASH     1
 256 #define CONFIG_ENV_IS_NOWHERE
 257 #define CONFIG_ENV_SIZE         (128 * 1024)
 258 /*
 259 #define CONFIG_ENV_IS_IN_NAND
 260 #define CONFIG_ENV_OFFSET       CONFIG_SYS_MONITOR_LEN
 261 #define CONFIG_ENV_OFFSET_REDUND        (CONFIG_ENV_OFFSET + CONFIG_ENV_SIZE)
 262 */
 263
 264 /* DDR */
 265 #define CONFIG_CLK_PARA
 266
 267 #ifndef CONFIG_CLK_PARA
 268 #define DDR_CLK 464
 269 #else
 270 #define MAGIC_HEADER    0x5555AAAA
 271 #define MAGIC_END       0xAAAA5555
 272 #define CONFIG_PARA_VERSION 1
 273 #define CLK_CA7_CORE    ARM_CLK_1000M
 274 #define CLK_CA7_AXI     ARM_CLK_500M
 275 #define CLK_CA7_DGB     ARM_CLK_200M
 276 #define CLK_CA7_AHB     AHB_CLK_192M
 277 #define CLK_CA7_APB     APB_CLK_64M
 278 #define CLK_PUB_AHB     PUB_AHB_CLK_153_6M
 279 #define CLK_AON_APB     AON_APB_CLK_128M
 280 #define DDR_FREQ        800000000
 281 #define DCDC_ARM        1200
 282 #define DCDC_CORE       1100
 283 #define CONFIG_VOL_PARA
 284 #endif
 285
 286
 287 /* NAND */
 288 #define CONFIG_NAND_SC8830
 289 #define CONFIG_SPRD_NAND_REGS_BASE      (0x20B00000)
 290 #define CONFIG_SYS_MAX_NAND_DEVICE      1
 291 #define CONFIG_SYS_NAND_BASE            (0x20B00000)
 292 //#define CONFIG_JFFS2_NAND
 293 //#define CONFIG_SPRD_NAND_HWECC
 294 #define CONFIG_SYS_NAND_HW_ECC
 295 #define CONFIG_SYS_NAND_LARGEPAGE
 296 //#define CONFIG_SYS_NAND_5_ADDR_CYCLE
 297
 298 #define CONFIG_SYS_64BIT_VSPRINTF
 299
 300 #define CONFIG_CMD_MTDPARTS
 301 #define CONFIG_MTD_PARTITIONS
 302 #define CONFIG_MTD_DEVICE
 303 #define CONFIG_CMD_UBI
 304 #define CONFIG_RBTREE
 305
 306 #define CONFIG_CMD_UBIFS
 307 #define CONFIG_LZO
 308 #ifdef CONFIG_CMD_UBIFS
 309 #define CONFIG_FS_UBIFS
 310 #endif
 311
 312 /* U-Boot general configuration */
 313 #define CONFIG_SYS_PROMPT       "=> "   /* Monitor Command Prompt */
 314 #define CONFIG_SYS_CBSIZE       1024    /* Console I/O Buffer Size  */
 315 /* Print buffer sz */
 316 #define CONFIG_SYS_PBSIZE       (CONFIG_SYS_CBSIZE + \
 317                 sizeof(CONFIG_SYS_PROMPT) + 16)
 318 #define CONFIG_SYS_MAXARGS      32      /* max number of command args */
 319 /* Boot Argument Buffer Size */
 320 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE
 321 #define CONFIG_CMDLINE_EDITING
 322 #define CONFIG_SYS_LONGHELP
 323
 324 /* support OS choose */
 325 #undef CONFIG_BOOTM_NETBSD
 326 #undef CONFIG_BOOTM_RTEMS
 327
 328 /* U-Boot commands */
 329 #include <config_cmd_default.h>
 330 #define CONFIG_CMD_NAND
 331 #undef CONFIG_CMD_FPGA
 332 #undef CONFIG_CMD_LOADS
 333 #undef CONFIG_CMD_NET
 334 #undef CONFIG_CMD_NFS
 335 #undef CONFIG_CMD_SETGETDCR
 336
 337 #define CONFIG_ENV_OVERWRITE
 338
 339 #ifdef SPRD_EVM_TAG_ON
 340 #define CONFIG_BOOTDELAY        0
 341 #else
 342 #define CONFIG_BOOTDELAY        0
 343 #define CONFIG_ZERO_BOOTDELAY_CHECK
 344 #endif
 345
 346 #define CONFIG_LOADADDR         (CONFIG_SYS_TEXT_BASE - CONFIG_SYS_MALLOC_LEN - 4*1024*1024)    /* loadaddr env var */
 347 #define CONFIG_SYS_LOAD_ADDR    CONFIG_LOADADDR
 348
 349 #define xstr(s) str(s)
 350 #define str(s)  #s
 351
 352 #ifdef CONFIG_RAM_1G_512M
 353 #define MEM_INIT_PARA "mem=1536M"
 354 #elif defined(CONFIG_RAM1G)
 355 #define MEM_INIT_PARA "mem=1024M"
 356 #elif defined(CONFIG_RAM512M)
 357 #define MEM_INIT_PARA "mem=512M"
 358 #elif defined(CONFIG_RAM256M)
 359 #define MEM_INIT_PARA "mem=256M"
 360 //#elif defined(CONFIG_RAMxxxM)
 361 ////#define MEM_INIT_PARA "mem=xxxM" //xxx maybe 1024 etc
 362 #else
 363 #error "CONFIG_RAMxxxM macro must be defined"
 364 #endif
 365 #define MTDIDS_DEFAULT "nand0=sprd-nand"
 366 //#define MTDPARTS_DEFAULT "mtdparts=sprd-nand:256k(spl),512k(2ndbl),256k(params),512k(vmjaluna),10m(modem),3840k(fixnv),3840k(backupfixnv),5120k(dsp),3840k(runtimenv),10m(boot),10m(recovery),250m(system),180m(userdata),20m(cache),256k(misc),1m(boot_logo),1m(fastboot_logo),3840k(productinfo),512k(kpanic)"
 367 #define MTDPARTS_DEFAULT "mtdparts=sprd-nand:256k(spl),768k(2ndbl),512k(kpanic),-(ubipac)"
 368 #define CONFIG_BOOTARGS MEM_INIT_PARA" loglevel=1 console=ttyS1,115200n8 init=/init " MTDPARTS_DEFAULT
 369
 370 #define COPY_LINUX_KERNEL_SIZE  (0x600000)
 371 #define LINUX_INITRD_NAME       "modem"
 372
 373 #define CONFIG_BOOTCOMMAND "cboot normal"
 374 #define CONFIG_EXTRA_ENV_SETTINGS                               ""
 375
 376 #ifdef CONFIG_CMD_NET
 377 #define CONFIG_IPADDR 192.168.10.2
 378 #define CONFIG_SERVERIP 192.168.10.5
 379 #define CONFIG_NETMASK 255.255.255.0
 380 #define CONFIG_USBNET_DEVADDR 26:03:ee:00:87:9f
 381 #define CONFIG_USBNET_HOSTADDR 9a:04:c7:d6:30:d0
 382
 383
 384 #define CONFIG_NET_MULTI
 385 #define CONFIG_CMD_DNS
 386 #define CONFIG_CMD_NFS
 387 #define CONFIG_CMD_RARP
 388 #define CONFIG_CMD_PING
 389 /*#define CONFIG_CMD_SNTP */
 390 #endif
 391
 392 #define CONFIG_USB_CORE_IP_293A
 393 #define CONFIG_USB_GADGET_SC8800G
 394 #define CONFIG_USB_DWC
 395 #define CONFIG_USB_GADGET_DUALSPEED
 396 //#define CONFIG_USB_ETHER
 397 #define CONFIG_CMD_FASTBOOT
 398 #define SCRATCH_ADDR    (CONFIG_SYS_SDRAM_BASE + 0x100000)
 399 #define FB_DOWNLOAD_BUF_SIZE           (CONFIG_SYS_NAND_U_BOOT_DST - SCRATCH_ADDR-0x800000)
 400 #define SCRATCH_ADDR_EXT1              (CONFIG_SYS_NAND_U_BOOT_DST + 32*1024*1024)
 401 #define FB_DOWNLOAD_BUF_EXT1_SIZE      (224*1024*1024)
 402
 403 #define CONFIG_MODEM_CALIBERATE
 404 #define CONFIG_MODEM_CALI_UART
 405
 406 #define CONFIG_LCD
 407 #ifdef  CONFIG_LCD
 408 #define LCD_VDD_2V8_TO_3V0
 409 #define CONFIG_DSIH_VERSION_1P21A
 410 #define CONFIG_SPLASH_SCREEN
 411 #define LCD_BPP LCD_COLOR16
 412 //#define CONFIG_LCD_PAD_1024   1
 413 //#define CONFIG_LCD_PAD_WXGA 1
 414 //#define CONFIG_LCD_HVGA   1
 415 //#define CONFIG_LCD_QVGA   1
 416 #define CONFIG_LCD_QHD 1
 417 //#define CONFIG_LCD_720P 1
 418 //#define CONFIG_LCD_INFO
 419 //#define LCD_TEST_PATTERN
 420 //#define CONFIG_LCD_LOGO
 421 //#define CONFIG_FB_LCD_S6D0139
 422 //#define CONFIG_FB_LCD_HX8389C_MIPI
 423 //#define CONFIG_FB_LCD_SSD2075_MIPI
 424 //#define CONFIG_FB_LCD_NT35516_MIPI
 425 //#define CONFIG_FB_LCD_ILI9486S1_MIPI
 426 //#define CONFIG_FB_LCD_VX5B3D_MIPI
 427 //#define CONFIG_FB_LCD_NT51017_MIPI
 428 #define CONFIG_FB_LCD_HX8389C_MIPI
 429 #define CONFIG_SYS_WHITE_ON_BLACK
 430 #ifdef  LCD_TEST_PATTERN
 431 #define CONSOLE_COLOR_RED 0xf800
 432 #define CONSOLE_COLOR_GREEN 0x07e0
 433 #define CONSOLE_COLOR_YELLOW 0x07e0
 434 #define CONSOLE_COLOR_BLUE 0x001f
 435 #define CONSOLE_COLOR_MAGENTA 0x001f
 436 #define CONSOLE_COLOR_CYAN 0x001f
 437 #endif
 438 #endif // CONFIG_LCD
 439
 440 #define CONFIG_SPRD_SYSDUMP
 441 #include <asm/sizes.h>
 442 #define SPRD_SYSDUMP_MAGIC      ((PHYS_OFFSET_ADDR & (~(SZ_512M - 1))) + SZ_512M - SZ_1M)
 443 #define REAL_SDRAM_SIZE 0x40000000     /*dump 1G */
 444
 445 #define CALIBRATE_ENUM_MS 3000
 446 #define CALIBRATE_IO_MS 2000
 447
 448 //#define LOW_BAT_ADC_LEVEL 782 /*phone battery adc value low than this value will not boot up*/
 449 #define LOW_BAT_VOL            3500 /*phone battery voltage low than this value will not boot up*/
 450 #define LOW_BAT_VOL_CHG        3300    //3.3V charger connect
 451
 452 #define PWR_KEY_DETECT_CNT 12 /*this should match the count of boot_pwr_check() function */
 453 #define ALARM_LEAD_SET_MS 0 /* time set for alarm boot in advancd */
 454
 455 #define PHYS_OFFSET_ADDR                        0x80000000
 456 #define TD_CP_OFFSET_ADDR                       0x8000000       /*128*/
 457 #define TD_CP_SDRAM_SIZE                        0x1200000       /*18M*/
 458 #define WCDMA_CP_OFFSET_ADDR            0x8000000       /*256M*/
 459 #define WCDMA_CP_SDRAM_SIZE             0x1c00000       /*28M*/
 460 #define WCN_CP_OFFSET_ADDR              0x0a800000      /*168M*/
 461 #define WCN_CP_SDRAM_SIZE               0x201000        /*cp2size*/
 462
 463 #define SIPC_APCP_RESET_ADDR_SIZE       0xC00   /*3K*/
 464 #define SIPC_APCP_RESET_SIZE    0x1000  /*4K*/
 465 #define SIPC_TD_APCP_START_ADDR         (PHYS_OFFSET_ADDR + TD_CP_OFFSET_ADDR + TD_CP_SDRAM_SIZE - SIPC_APCP_RESET_SIZE)        /*0x897FF000*/
 466 #define SIPC_WCDMA_APCP_START_ADDR      (PHYS_OFFSET_ADDR + WCDMA_CP_OFFSET_ADDR + WCDMA_CP_SDRAM_SIZE - SIPC_APCP_RESET_SIZE) /*0x899F0000*/
 467 #define SIPC_WCN_APCP_START_ADDR                (PHYS_OFFSET_ADDR + WCN_CP_OFFSET_ADDR + WCN_CP_SDRAM_SIZE - SIPC_APCP_RESET_SIZE) /*0x94EFF000*/
 468 #define CALIBRATION_FLAG               (PHYS_OFFSET_ADDR + WCDMA_CP_OFFSET_ADDR + WCDMA_CP_SDRAM_SIZE - 0x400)
 469 #define CALIBRATION_FLAG_WCDMA   CALIBRATION_FLAG
 470
 471 #define CONFIG_RAM_CONSOLE
 472
 473 #ifdef CONFIG_RAM_CONSOLE
 474 #define CONFIG_RAM_CONSOLE_SIZE        0x80000
 475 #define CONFIG_RAM_CONSOLE_START    (CONFIG_SYS_NAND_U_BOOT_START + 0x600000)
 476 #endif
 477 //#define CALIBRATION_FLAG           0x89700000
 478
 479 #define CONFIG_CMD_SOUND 1
 480 #define CONFIG_CMD_FOR_HTC 1
 481 #define CONFIG_SOUND_CODEC_SPRD_V3 1
 482 #define CONFIG_SOUND_DAI_VBC_R2P0 1
 483 /* #define CONFIG_SPRD_AUDIO_DEBUG */
 484
 485 #define CONFIG_RAMDUMP_NO_SPLIT 1 /* Don't split sysdump file */
 486
 487 #define CONFIG_PBINT_7S_RESET_V1
 488 /*7S reset config*/
 489 #define CONFIG_7S_RST_MODULE_EN         1       //0:disable module; 1:enable module
 490
 491 #define CONFIG_7S_RST_SW_MODE           1       //0:hw reset,1:arm reset,power keep on
 492 #define CONFIG_7S_RST_SHORT_MODE        1       //0:long press then release key to trigger;1:press key some time to trigger
 493 #define CONFIG_7S_RST_2KEY_MODE         1       //0:1Key--Normal mode; 1:2KEY
 494 #define CONFIG_7S_RST_THRESHOLD         7       //7S, hold key down for this time to trigger
 495
 496 #define USB_PHY_TUNE_VALUE 0x44073e33
 497
 498 /*control the CP need to boot*/
 499 #define modem_cp0_enable 1
 500 #define modem_cp1_enable 0
 501 #define modem_cp2_enable 0
 502
 503 #define CONFIG_SMPL_MODE
 504 /* rang:0(0.5s) - 7(4s) unit: s step: 0.5s */
 505 /* #define CONFIG_SMPL_THRESHOLD 0 */
 506
 507 #define BACKLIGHT_GPIO 214 /*PWM*/
 508 #define LCD_LDO_EN_GPIO 167 /*LCD_LDO_EN_GPIO*/
 509
 510 #endif /* __CONFIG_H */