include/configs/core3.h

   1 /*
   2  * (C) Copyright 2009 DENX Software Engineering
   3  * Author: John Rigby <jrigby@gmail.com>
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License as
   7  * published by the Free Software Foundation; either version 2 of
   8  * the License, or (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  18  * MA 02111-1307 USA
  19  */
  20
  21 #ifndef __CONFIG_H
  22 #define __CONFIG_H
  23
  24 //#define CONFIG_OF_LIBFDT
  25 //#ifdef CONFIG_OF_LIBFDT
  26 //MACH_TYPE_SC8830=2014
  27 //ask for detect it
  28 #define DT_PLATFROM_ID 8830
  29 #define DT_HARDWARE_ID 1
  30 #define DT_SOC_VER     0x20000
  31 //#endif
  32 //only used in fdl2 .in uart download, the debug infors  from  serial will break the download process.
  33 #define CONFIG_FDL2_PRINT        0
  34 #define BOOT_NATIVE_LINUX        1
  35 #define BOOT_NATIVE_LINUX_MODEM  1
  36 #define CONFIG_SILENT_CONSOLE
  37 #define CONFIG_GPIOLIB 1
  38 //#define NAND_DEBUG
  39 //#define DEBUG
  40 //#define CONFIG_SDRAMDISK
  41 #define U_BOOT_SPRD_VER 1
  42 /*#define SPRD_EVM_TAG_ON 1*/
  43 #ifdef SPRD_EVM_TAG_ON
  44 #define SPRD_EVM_ADDR_START 0x00026000
  45 #define SPRD_EVM_TAG(_x) (*(((unsigned long *)SPRD_EVM_ADDR_START)+_x) = *(volatile unsigned long *)0x87003004)
  46 #endif
  47 #define CONFIG_L2_OFF                   1
  48
  49 #define BOOT_DEBUG 1
  50
  51 #define CONFIG_YAFFS2 1
  52
  53 #define BOOT_PART "boot"
  54 //#define BOOT_PART "kernel"
  55 #define RECOVERY_PART "recovery"
  56 #define UBIPAC_PART  "ubipac"
  57
  58 /*
  59  * SPREADTRUM BIGPHONE board - SoC Configuration
  60  */
  61 //#define CONFIG_SP8830
  62 #define CONFIG_SC8830
  63 #define CONFIG_SPX30G
  64
  65 #define CONFIG_CORE3
  66 //#define CONFIG_SP8830WCN
  67 #define CONFIG_ADIE_SC2723S
  68
  69 #define CONFIG_SUPPORT_W
  70 #define WDSP_ADR       0x88020000
  71 #define WFIXNV_ADR     0x88240000
  72 #define WRUNTIMENV_ADR 0x88280000
  73 #define WMODEM_ADR     0x88300000
  74 #define MODEM_ADR     WMODEM_ADR
  75 //#define CONFIG_SUPPORT_WIFI
  76 #define WCNMODEM_ADR      0x8a808000
  77 #define WCNFIXNV_ADR      0x8a800000
  78 #define WCNRUNTIMENV_ADR  0x8a820000
  79 //#define WMODEM_CODE_COPY_ADR 0x50000000
  80 //#define WCN_CODE_COPY_ADR 0x50003000
  81
  82 #define CP0_CODE_COPY_ADR 0x50000000
  83 #define CP2_CODE_COPY_ADR 0x50003000
  84
  85 #define CONFIG_AUTODLOADER
  86
  87 #define CHIP_ENDIAN_LITTLE
  88 #define _LITTLE_ENDIAN 1
  89
  90 #define CONFIG_RAM512M
  91
  92
  93 #define CONFIG_EMMC_BOOT
  94
  95
  96 #ifdef  CONFIG_EMMC_BOOT
  97 #define EMMC_SECTOR_SIZE 512
  98 #define CONFIG_MMC
  99
 100 #define CONFIG_FS_EXT4
 101 #define CONFIG_EXT4_WRITE
 102 #define CONFIG_CMD_EXT4
 103 #define CONFIG_CMD_EXT4_WRITE
 104
 105 //#define CONFIG_TIGER_MMC
 106 #define CONFIG_UEFI_PARTITION
 107 #define CONFIG_EFI_PARTITION
 108 #define CONFIG_EXT4_SPARSE_DOWNLOAD
 109 //#define CONFIG_EMMC_SPL
 110 #define CONFIG_SYS_EMMC_U_BOOT_SECTOR_NUM ((CONFIG_SYS_NAND_U_BOOT_SIZE+EMMC_SECTOR_SIZE-1)/EMMC_SECTOR_SIZE)
 111
 112 #endif
 113
 114 /*
 115  * MMC definition
 116  */
 117 #define CONFIG_CMD_MMC
 118 #ifdef  CONFIG_CMD_MMC
 119 #define CONFIG_CMD_FAT                  1
 120 #define CONFIG_FAT_WRITE                1
 121 #define CONFIG_MMC                      1
 122 #define CONFIG_GENERIC_MMC              1
 123 #define CONFIG_SDHCI                    1
 124 #define CONFIG_SDHCI_CTRL_NO_HISPD     1 /* disable high speed control */
 125 #define CONFIG_SYS_MMC_MAX_BLK_COUNT    0x1000
 126 #define CONFIG_MMC_SDMA                 1
 127 #define CONFIG_MV_SDHCI                 1
 128 #define CONFIG_DOS_PARTITION            1
 129 #define CONFIG_EFI_PARTITION            1
 130 #define CONFIG_SYS_MMC_NUM              1
 131 #define CONFIG_SYS_MMC_BASE             {0x20600000}
 132 #define CONFIG_SYS_SD_BASE              0x20300000
 133 #endif
 134
 135 #define BB_DRAM_TYPE_256MB_32BIT
 136
 137 #define CONFIG_SYS_HZ                   1000
 138 #define CONFIG_SPRD_TIMER_CLK           1000 /*32768*/
 139
 140 //#define CONFIG_SYS_HUSH_PARSER
 141
 142 #ifdef CONFIG_SYS_HUSH_PARSER
 143 #define CONFIG_SYS_PROMPT_HUSH_PS2 "> "
 144 #endif
 145
 146 #define FIXNV_SIZE              (2*128 * 1024)
 147 #define PRODUCTINFO_SIZE        (16 * 1024)
 148 #define WMODEM_SIZE             (0x800000)
 149 #define WDSP_SIZE               (0x200000)
 150 #define WCNMODEM_SIZE           (0x100000)
 151 #define VMJALUNA_SIZE           (0x64000) /* 400K */
 152 #define RUNTIMENV_SIZE          (3*128 * 1024)
 153 #define CONFIG_SPL_LOAD_LEN     (0x6000)
 154
 155 #define PRODUCTINFO_ADR         0x80490000
 156
 157 /*#define CMDLINE_NEED_CONV */
 158
 159 #define WATCHDOG_LOAD_VALUE     0x4000
 160 #define CONFIG_SYS_STACK_SIZE   0x400
 161 //#define CONFIG_SYS_TEXT_BASZE  0x80f00000
 162
 163 //#define       CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* 256 kB for U-Boot */
 164
 165 /* NAND BOOT is the only boot method */
 166 #define CONFIG_NAND_U_BOOT
 167 #define DYNAMIC_CRC_TABLE
 168 /* Start copying real U-boot from the second page */
 169 #define CONFIG_SYS_NAND_U_BOOT_OFFS     0x40000
 170 #define CONFIG_SYS_NAND_U_BOOT_SIZE     0xa0000
 171 #define RAM_TYPPE_IS_SDRAM      0
 172 //#define FPGA_TRACE_DOWNLOAD //for download image from trace
 173
 174 /* Load U-Boot to this address */
 175 #define CONFIG_SYS_NAND_U_BOOT_DST      0x8f800000
 176 #define CONFIG_SYS_NAND_U_BOOT_START    CONFIG_SYS_NAND_U_BOOT_DST
 177 #define CONFIG_SYS_SDRAM_BASE 0x80000000
 178 #define CONFIG_SYS_SDRAM_END (CONFIG_SYS_SDRAM_BASE + 256*1024*1024)
 179
 180 #ifdef CONFIG_NAND_SPL
 181 #define CONFIG_SYS_INIT_SP_ADDR         (CONFIG_SYS_SDRAM_END - 0x40000)
 182 #else
 183
 184 #define CONFIG_MMU_TABLE_ADDR (0x00020000)
 185 #define CONFIG_SYS_INIT_SP_ADDR     \
 186         (CONFIG_SYS_SDRAM_END - 0x10000 - GENERATED_GBL_DATA_SIZE)
 187
 188 #define CONFIG_SKIP_LOWLEVEL_INIT
 189 #endif
 190
 191 #define CONFIG_HW_WATCHDOG
 192 //#define CONFIG_AUTOBOOT //used for FPGA test, auto boot other image
 193 //#define CONFIG_DISPLAY_CPUINFO
 194
 195 #define CONFIG_CMDLINE_TAG              1       /* enable passing of ATAGs */
 196 #define CONFIG_SETUP_MEMORY_TAGS        1
 197 #define CONFIG_INITRD_TAG               1
 198
 199 /*
 200  * Memory Info
 201  */
 202 /* malloc() len */
 203 #define CONFIG_SYS_MALLOC_LEN           (2 << 20)       /* 1 MiB */
 204 /*
 205  * Board has 2 32MB banks of DRAM but there is a bug when using
 206  * both so only the first is configured
 207  */
 208 #define CONFIG_NR_DRAM_BANKS    1
 209
 210 #define PHYS_SDRAM_1            0x80000000
 211 #define PHYS_SDRAM_1_SIZE       0x10000000
 212 #if (CONFIG_NR_DRAM_BANKS == 2)
 213 #define PHYS_SDRAM_2            0x90000000
 214 #define PHYS_SDRAM_2_SIZE       0x10000000
 215 #endif
 216 /* 8MB DRAM test */
 217 #define CONFIG_SYS_MEMTEST_START        PHYS_SDRAM_1
 218 #define CONFIG_SYS_MEMTEST_END          (PHYS_SDRAM_1+0x0800000)
 219 #define CONFIG_STACKSIZE        (256 * 1024)    /* regular stack */
 220
 221 /*
 222  * Serial Info
 223  */
 224 #define CONFIG_SPRD_UART                1
 225 #define CONFIG_SYS_SC8800X_UART1        1
 226 #define CONFIG_CONS_INDEX       1       /* use UART0 for console */
 227 #define CONFIG_BAUDRATE         115200  /* Default baud rate */
 228 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200 }
 229 #define CONFIG_SPRD_SPI
 230 #define CONFIG_SPRD_I2C
 231 #define CONFIG_SC8830_I2C
 232 /*
 233  * Flash & Environment
 234  */
 235 /* No NOR flash present */
 236 #define CONFIG_SYS_MONITOR_LEN ((CONFIG_SYS_NAND_U_BOOT_OFFS)+(CONFIG_SYS_NAND_U_BOOT_SIZE))
 237 #define CONFIG_SYS_NO_FLASH     1
 238 #define CONFIG_ENV_IS_NOWHERE
 239 #define CONFIG_ENV_SIZE         (128 * 1024)
 240 /*
 241 #define CONFIG_ENV_IS_IN_NAND
 242 #define CONFIG_ENV_OFFSET       CONFIG_SYS_MONITOR_LEN
 243 #define CONFIG_ENV_OFFSET_REDUND        (CONFIG_ENV_OFFSET + CONFIG_ENV_SIZE)
 244 */
 245
 246 /* DDR */
 247 #define CONFIG_CLK_PARA
 248
 249 #ifndef CONFIG_CLK_PARA
 250 #define DDR_CLK 464
 251 #else
 252 #define MAGIC_HEADER    0x5555AAAA
 253 #define MAGIC_END       0xAAAA5555
 254 #define CONFIG_PARA_VERSION 1
 255 #define CLK_CA7_CORE    ARM_CLK_1000M
 256 #define CLK_CA7_AXI     ARM_CLK_500M
 257 #define CLK_CA7_DGB     ARM_CLK_200M
 258 #define CLK_CA7_AHB     AHB_CLK_192M
 259 #define CLK_CA7_APB     APB_CLK_64M
 260 #define CLK_PUB_AHB     PUB_AHB_CLK_153_6M
 261 #define CLK_AON_APB     AON_APB_CLK_128M
 262 #define DDR_FREQ        800000000
 263 #define DCDC_ARM        1200
 264 #define DCDC_CORE       1100
 265 #define CONFIG_VOL_PARA
 266 #endif
 267
 268
 269 /* NAND */
 270 #define CONFIG_NAND_SC8830
 271 #define CONFIG_SPRD_NAND_REGS_BASE      (0x20B00000)
 272 #define CONFIG_SYS_MAX_NAND_DEVICE      1
 273 #define CONFIG_SYS_NAND_BASE            (0x20B00000)
 274 //#define CONFIG_JFFS2_NAND
 275 //#define CONFIG_SPRD_NAND_HWECC
 276 #define CONFIG_SYS_NAND_HW_ECC
 277 #define CONFIG_SYS_NAND_LARGEPAGE
 278 //#define CONFIG_SYS_NAND_5_ADDR_CYCLE
 279
 280 #define CONFIG_SYS_64BIT_VSPRINTF
 281
 282 #define CONFIG_CMD_MTDPARTS
 283 #define CONFIG_MTD_PARTITIONS
 284 #define CONFIG_MTD_DEVICE
 285 #define CONFIG_CMD_UBI
 286 #define CONFIG_RBTREE
 287
 288 #define CONFIG_CMD_UBIFS
 289 #define CONFIG_LZO
 290 #ifdef CONFIG_CMD_UBIFS
 291 #define CONFIG_FS_UBIFS
 292 #endif
 293
 294 /* U-Boot general configuration */
 295 #define CONFIG_SYS_PROMPT       "=> "   /* Monitor Command Prompt */
 296 #define CONFIG_SYS_CBSIZE       1024    /* Console I/O Buffer Size  */
 297 /* Print buffer sz */
 298 #define CONFIG_SYS_PBSIZE       (CONFIG_SYS_CBSIZE + \
 299                 sizeof(CONFIG_SYS_PROMPT) + 16)
 300 #define CONFIG_SYS_MAXARGS      32      /* max number of command args */
 301 /* Boot Argument Buffer Size */
 302 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE
 303 #define CONFIG_CMDLINE_EDITING
 304 #define CONFIG_SYS_LONGHELP
 305
 306 /* support OS choose */
 307 #undef CONFIG_BOOTM_NETBSD
 308 #undef CONFIG_BOOTM_RTEMS
 309
 310 /* U-Boot commands */
 311 #include <config_cmd_default.h>
 312 #define CONFIG_CMD_NAND
 313 #undef CONFIG_CMD_FPGA
 314 #undef CONFIG_CMD_LOADS
 315 #undef CONFIG_CMD_NET
 316 #undef CONFIG_CMD_NFS
 317 #undef CONFIG_CMD_SETGETDCR
 318
 319 #define CONFIG_ENV_OVERWRITE
 320
 321 #ifdef SPRD_EVM_TAG_ON
 322 #define CONFIG_BOOTDELAY        0
 323 #else
 324 #define CONFIG_BOOTDELAY        0
 325 #define CONFIG_ZERO_BOOTDELAY_CHECK
 326 #endif
 327
 328 #define CONFIG_LOADADDR         (CONFIG_SYS_TEXT_BASE - CONFIG_SYS_MALLOC_LEN - 4*1024*1024)    /* loadaddr env var */
 329 #define CONFIG_SYS_LOAD_ADDR    CONFIG_LOADADDR
 330
 331 #define xstr(s) str(s)
 332 #define str(s)  #s
 333
 334 #ifdef CONFIG_RAM512M
 335 #define MEM_INIT_PARA "mem=512M"
 336 #elif defined(CONFIG_RAM256M)
 337 #define MEM_INIT_PARA "mem=256M"
 338 //#elif defined(CONFIG_RAMxxxM)
 339 ////#define MEM_INIT_PARA "mem=xxxM" //xxx maybe 1024 etc
 340 #else
 341 #error "CONFIG_RAMxxxM macro must be defined"
 342 #endif
 343 #define MTDIDS_DEFAULT "nand0=sprd-nand"
 344 //#define MTDPARTS_DEFAULT "mtdparts=sprd-nand:256k(spl),512k(2ndbl),256k(params),512k(vmjaluna),10m(modem),3840k(fixnv),3840k(backupfixnv),5120k(dsp),3840k(runtimenv),10m(boot),10m(recovery),250m(system),180m(userdata),20m(cache),256k(misc),1m(boot_logo),1m(fastboot_logo),3840k(productinfo),512k(kpanic)"
 345 #define MTDPARTS_DEFAULT "mtdparts=sprd-nand:256k(spl),768k(2ndbl),512k(kpanic),-(ubipac)"
 346 #define CONFIG_BOOTARGS MEM_INIT_PARA" loglevel=1 console=ttyS1,115200n8 init=/init " MTDPARTS_DEFAULT
 347
 348 #define COPY_LINUX_KERNEL_SIZE  (0x600000)
 349 #define LINUX_INITRD_NAME       "modem"
 350
 351 #define CONFIG_BOOTCOMMAND "cboot normal"
 352 #define CONFIG_EXTRA_ENV_SETTINGS                               ""
 353
 354 #ifdef CONFIG_CMD_NET
 355 #define CONFIG_IPADDR 192.168.10.2
 356 #define CONFIG_SERVERIP 192.168.10.5
 357 #define CONFIG_NETMASK 255.255.255.0
 358 #define CONFIG_USBNET_DEVADDR 26:03:ee:00:87:9f
 359 #define CONFIG_USBNET_HOSTADDR 9a:04:c7:d6:30:d0
 360
 361
 362 #define CONFIG_NET_MULTI
 363 #define CONFIG_CMD_DNS
 364 #define CONFIG_CMD_NFS
 365 #define CONFIG_CMD_RARP
 366 #define CONFIG_CMD_PING
 367 /*#define CONFIG_CMD_SNTP */
 368 #endif
 369
 370 #define CONFIG_USB_CORE_IP_293A
 371 #define CONFIG_USB_GADGET_SC8800G
 372 #define CONFIG_USB_DWC
 373 #define CONFIG_USB_GADGET_DUALSPEED
 374 //#define CONFIG_USB_ETHER
 375 #define CONFIG_CMD_FASTBOOT
 376 #define SCRATCH_ADDR    (CONFIG_SYS_SDRAM_BASE + 0x100000)
 377 #define FB_DOWNLOAD_BUF_SIZE           (CONFIG_SYS_NAND_U_BOOT_DST - SCRATCH_ADDR-0x800000)
 378 #define SCRATCH_ADDR_EXT1              (CONFIG_SYS_NAND_U_BOOT_DST + 32*1024*1024)
 379 #define FB_DOWNLOAD_BUF_EXT1_SIZE      (224*1024*1024)
 380
 381 #define CONFIG_MODEM_CALIBERATE
 382 #define CONFIG_MODEM_CALI_UART
 383
 384 #define CONFIG_LCD
 385 #ifdef  CONFIG_LCD
 386 #define CONFIG_DSIH_VERSION_1P21A
 387 #define CONFIG_SPLASH_SCREEN
 388 #define LCD_BPP LCD_COLOR16
 389 //#define CONFIG_LCD_HVGA   1
 390 //#define CONFIG_LCD_QVGA   1
 391 //#define CONFIG_LCD_QHD 1
 392 #define CONFIG_LCD_WVGA 1
 393 //#define CONFIG_LCD_720P 1
 394 //#define CONFIG_LCD_INFO
 395 //#define LCD_TEST_PATTERN
 396 //#define CONFIG_LCD_LOGO
 397 //#define CONFIG_FB_LCD_S6D0139
 398 #define CONFIG_FB_LCD_HX8369B_MIPI
 399 #define CONFIG_FB_LCD_NT35502_MIPI
 400 //#define CONFIG_FB_LCD_SSD2075_MIPI
 401 //#define CONFIG_FB_LCD_NT35516_MIPI
 402 #define CONFIG_SYS_WHITE_ON_BLACK
 403 #ifdef  LCD_TEST_PATTERN
 404 #define CONSOLE_COLOR_RED 0xf800
 405 #define CONSOLE_COLOR_GREEN 0x07e0
 406 #define CONSOLE_COLOR_YELLOW 0x07e0
 407 #define CONSOLE_COLOR_BLUE 0x001f
 408 #define CONSOLE_COLOR_MAGENTA 0x001f
 409 #define CONSOLE_COLOR_CYAN 0x001f
 410 #endif
 411 #endif // CONFIG_LCD
 412
 413 #define CONFIG_SPRD_SYSDUMP
 414 #include <asm/sizes.h>
 415
 416 #ifdef CONFIG_RAM512M
 417 #define SPRD_SYSDUMP_MAGIC      ((PHYS_OFFSET_ADDR & (~(SZ_512M - 1))) + SZ_512M - SZ_1M)
 418 #elif defined(CONFIG_RAM256M)
 419 #define SPRD_SYSDUMP_MAGIC      ((PHYS_OFFSET_ADDR & (~(SZ_256M - 1))) + SZ_256M - SZ_1M)
 420 //#elif defined(CONFIG_RAMxxxM)
 421 //#define SPRD_SYSDUMP_MAGIC      ((PHYS_OFFSET_ADDR & (~(SZ_xxxM - 1))) + SZ_xxxM - SZ_1M) //xxx maybe 1024 etc
 422 #else
 423 #error "CONFIG_RAMxxxM macro must be defined"
 424 #endif
 425
 426 #define CALIBRATE_ENUM_MS 3000
 427 #define CALIBRATE_IO_MS 2000
 428
 429 //#define LOW_BAT_ADC_LEVEL 782 /*phone battery adc value low than this value will not boot up*/
 430 #define LOW_BAT_VOL            3500 /*phone battery voltage low than this value will not boot up*/
 431 #define LOW_BAT_VOL_CHG        3300    //3.3V charger connect
 432
 433 #define PWR_KEY_DETECT_CNT 12 /*this should match the count of boot_pwr_check() function */
 434 #define ALARM_LEAD_SET_MS 0 /* time set for alarm boot in advancd */
 435
 436 #define PHYS_OFFSET_ADDR                        0x80000000
 437 #define TD_CP_OFFSET_ADDR                       0x8000000       /*128*/
 438 #define TD_CP_SDRAM_SIZE                        0x1200000       /*18M*/
 439 #define WCDMA_CP_OFFSET_ADDR            0x8000000       /*256M*/
 440 #define WCDMA_CP_SDRAM_SIZE             0x1b00000       /*27M*/
 441 #define WCN_CP_OFFSET_ADDR              0x0a800000      /*168M*/
 442 #define WCN_CP_SDRAM_SIZE               0x201000        /*cp2size*/
 443
 444 #define SIPC_APCP_RESET_ADDR_SIZE       0xC00   /*3K*/
 445 #define SIPC_APCP_RESET_SIZE    0x1000  /*4K*/
 446 #define SIPC_TD_APCP_START_ADDR         (PHYS_OFFSET_ADDR + TD_CP_OFFSET_ADDR + TD_CP_SDRAM_SIZE - SIPC_APCP_RESET_SIZE)        /*0x897FF000*/
 447 #define SIPC_WCDMA_APCP_START_ADDR      (PHYS_OFFSET_ADDR + WCDMA_CP_OFFSET_ADDR + WCDMA_CP_SDRAM_SIZE - SIPC_APCP_RESET_SIZE) /*0x899F0000*/
 448 #define SIPC_WCN_APCP_START_ADDR                (PHYS_OFFSET_ADDR + WCN_CP_OFFSET_ADDR + WCN_CP_SDRAM_SIZE - SIPC_APCP_RESET_SIZE) /*0x94EFF000*/
 449 #define CALIBRATION_FLAG               (PHYS_OFFSET_ADDR + WCDMA_CP_OFFSET_ADDR + WCDMA_CP_SDRAM_SIZE - 0x400)
 450 #define CALIBRATION_FLAG_WCDMA   CALIBRATION_FLAG
 451
 452 #define CONFIG_RAM_CONSOLE
 453
 454 #ifdef CONFIG_RAM_CONSOLE
 455 #define CONFIG_RAM_CONSOLE_SIZE        0x80000
 456 #define CONFIG_RAM_CONSOLE_START    (CONFIG_SYS_NAND_U_BOOT_START + 0x600000)
 457 #endif
 458 //#define CALIBRATION_FLAG           0x89700000
 459
 460 #define CONFIG_CMD_SOUND 1
 461 #define CONFIG_CMD_FOR_HTC 1
 462 #define CONFIG_SOUND_CODEC_SPRD_V3 1
 463 #define CONFIG_SOUND_DAI_VBC_R2P0 1
 464 /* #define CONFIG_SPRD_AUDIO_DEBUG */
 465
 466 #define CONFIG_RAMDUMP_NO_SPLIT 1 /* Don't split sysdump file */
 467
 468 #define CONFIG_PBINT_7S_RESET_V1
 469 /*7S reset config*/
 470 #define CONFIG_7S_RST_MODULE_EN         1       //0:disable module; 1:enable module
 471
 472 #define CONFIG_7S_RST_SW_MODE           0       //0:hw reset,1:arm reset,power keep on
 473 #define CONFIG_7S_RST_SHORT_MODE        1       //0:long press then release key to trigger;1:press key some time to trigger
 474 #define CONFIG_7S_RST_2KEY_MODE         0       //0:1Key--Normal mode; 1:2KEY
 475 #define CONFIG_7S_RST_THRESHOLD         7       //7S, hold key down for this time to trigger
 476
 477
 478 #define USB_PHY_TUNE_VALUE 0x44073e33
 479
 480 /*control the CP need to boot*/
 481 #define modem_cp0_enable 1
 482 #define modem_cp1_enable 0
 483 #define modem_cp2_enable 0
 484
 485 #endif /* __CONFIG_H */