arch/arm/include/asm/arch-tiger/gpio_reg_v3.h

   1 /******************************************************************************
   2  ** File Name:    gpio_reg_v3.h                                            *
   3  ** Author:       mingwei.zhang                                                 *
   4  ** DATE:         06/11/2010                                                  *
   5  ** Copyright:    2010 Spreatrum, Incoporated. All Rights Reserved.           *
   6  ** Description:                                                              *
   7  ******************************************************************************/
   8 /******************************************************************************
   9  **                   Edit    History                                         *
  10  **---------------------------------------------------------------------------*
  11  ** DATE          NAME            DESCRIPTION                                 *
  12  ** 06/11/2010    mingwei.zhang   Create.                                     *
  13  ******************************************************************************/
  14 #ifndef _GPIO_REG_V3_H_
  15 #define _GPIO_REG_V3_H_
  16 /*----------------------------------------------------------------------------*
  17  **                         Dependencies                                      *
  18  **------------------------------------------------------------------------- */
  19
  20 /**---------------------------------------------------------------------------*
  21  **                             Compiler Flag                                 *
  22  **--------------------------------------------------------------------------*/
  23 #ifdef   __cplusplus
  24 extern   "C"
  25 {
  26 #endif
  27 /**---------------------------------------------------------------------------*
  28 **                               Micro Define                                **
  29 **---------------------------------------------------------------------------*/
  30
  31 /*----------GPIO ARM Control Register----------*/
  32 #define GPIO_PG_BASE                    GPIO_BASE
  33 #define GPI_PG0_BASE                GPIO_BASE   //  GPI 5~0         Register Base Address       =GPIO_ID(15-0)
  34 #define GPI_PG0_NUM                 0x08        //GPIO 2~0
  35
  36 #define GPIO_PG0_BASE               (GPIO_PG_BASE + 0x0080) //  GPIO 15~0       Register Base Address   =GPIO_ID(15-0)
  37 #define GPIO_PG0_NUM                      0x10  //  GPIO 15~0
  38
  39 #define GPIO_PG1_BASE               (GPIO_PG_BASE + 0x0100) //  GPIO 31~16  Register Base Address   =GPIO_ID(31-16)
  40 #define GPIO_PG1_NUM                      0x10  //  GPIO 31~16
  41
  42 #define GPIO_PG2_BASE               (GPIO_PG_BASE + 0x0180) //  GPIO 47~32      Register Base Address   =GPIO_ID(47-32)
  43 #define GPIO_PG2_NUM                      0x10  //  GPIO 47~32
  44
  45 #define GPIO_PG3_BASE               (GPIO_PG_BASE + 0x0200) //  GPIO 63~48  Register Base Address   =GPIO_ID(63-48)
  46 #define GPIO_PG3_NUM                      0x10  //  GPIO 63~48
  47
  48 #define GPIO_PG4_BASE               (GPIO_PG_BASE + 0x0280) //  GPIO 79~64      Register Base Address   =GPIO_ID(79-64)
  49 #define GPIO_PG4_NUM                      0x10  //  GPIO 79~64
  50
  51 #define GPIO_PG5_BASE               (GPIO_PG_BASE + 0x0300) //  GPIO 95~80  Register Base Address   =GPIO_ID(95-80)
  52 #define GPIO_PG5_NUM                      0x10  //  GPIO 95~80
  53
  54 #define GPIO_PG6_BASE               (GPIO_PG_BASE + 0x0380) //  GPIO 111~96         Register Base Address   =GPIO_ID(111-96)
  55 #define GPIO_PG6_NUM                      0x10  //  GPIO 111~96
  56
  57 #define GPIO_PG7_BASE               (GPIO_PG_BASE + 0x0400) //  GPIO 117~112    Register Base Address   =GPIO_ID(117-112)
  58 #define GPIO_PG7_NUM                      0x06  //  GPIO 117~112
  59
  60
  61
  62 //GPIO_OFFSET
  63 #define GPIO_DATA                               0x0000    //GPIO data register
  64 #define GPIO_DMSK                               0x0004    //GPIO data mask register, GPIO pin can be read and write if the mask bit is "1"
  65 #define GPIO_DIR                                0x0008    //"1" configure pin to be output"0" configure pin to be input
  66 #define GPIO_IS                                 0x000C    //Interrupt sense register. "1" detect levels, "0" detect edges
  67 #define GPIO_IBE                                0x0010    //Interrupt both edges register. "1" both edges trigger an interrupt, "0" interrupt generation event is controlled by GPIOIEN
  68 #define GPIO_IEV                                0x0014    //Interrupt event register, "1" rising edges or high levels trigger interrupts, "0" falling edges or low levels trigger interrupts.
  69 #define GPIO_IE                                 0x0018    //Interrupt mask register, "1" corresponding pin is not masked. "0" corresponding pin interrupt is masked
  70 #define GPIO_RIS                                0x001C    //Row interrupt status, reflect the status of interrupts trigger conditions detection on pins (prior to masking). "1" interrupt condition met "0" condition not met
  71 #define GPIO_MIS                                0x0020    //Masked interrupt status, "1" Interrupt active "0" interrupt not active
  72 #define GPIO_IC                                 0x0024    //Interrupt clear, "1" clears edge detection interrupt. "0" has no effect.
  73
  74 //GPI_OFFSET
  75 #define GPI_DATA                        0x0000    //GPI data register, original input signal, not through de-bounce path.
  76 #define GPI_DMSK                        0x0004    //GPI data mask register. GPIDATA register can be read if the mask bit is "1"
  77 #define GPI_IEV                         0x0014    //Interrupt event register, "1" high levels trigger interrupts, "0" low levels trigger interrupts.
  78 #define GPI_IE                          0x0018    //Interrupt mask register, "1" corresponding pin is not masked. "0" corresponding pin interrupt is masked
  79 #define GPI_RIS                         0x001C    //Row interrupt status, reflect the status of interrupts trigger conditions detection on pins (prior to masking). "1" interrupt condition met "0" condition not met
  80 #define GPI_MIS                         0x0020    //Masked interrupt status, "1" Interrupt active "0" interrupt not active
  81 #define GPI_IC                          0x0024    //Interrupt clear, "1" clears level detection interrupt. "0" has no effect.
  82 #define GPI_0CTRL                       0x0028    //GPI0:...
  83 #define GPI_1CTRL                       0x002C    //GPI1:...
  84 #define GPI_2CTRL                       0x0030    //GPI2:...
  85 #define GPI_3CTRL                       0x0034    //GPI3:...
  86 #define GPI_4CTRL                       0x0038    //GPI4:...
  87 #define GPI_5CTRL                       0x003C    //GPI5:...
  88 #define GPI_6CTRL                       0x0040    //GPI5:...
  89 #define GPI_7CTRL                       0x0044    //GPI5:...
  90 #define GPI_TRIG                                0x0048
  91
  92 #define GPI_DEBOUNCE_BIT                 BIT_8
  93 #define GPI_DEBOUNCE_PERIED                255
  94
  95 // Caculate the base addr of GPIO
  96 #define GET_GPIO_BASE_ADDR(NUM)     ((((NUM)&0x7F)>>4)*0x80 + GPIO_PG0_BASE)
  97
  98 //GPIO ARM Control.
  99 /*----------Analog Die GPIO----------*/
 100 //--Analog Die GPIO
 101 #define ANA_GPIO_PG_BASE            ANA_GPIO_BASE   //GPIO base address on analog die
 102
 103 #define ANA_GPIN_PG0_BASE           (ANA_GPIO_PG_BASE + 0x0000)  // analog GPIN 6-2,0
 104 #define ANA_GPIN_PG0_NUM            0x08
 105
 106 #define ANA_GPIO_PG0_BASE           (ANA_GPIO_PG_BASE + 0x0080) // analog GPIO 15-0     Register Base Address   =GPIO_ID(143-128)
 107 #define ANA_GPIO_PG0_NUM            0x10    //analog GPIO 15-0
 108
 109 #define ANA_GPIO_PG1_BASE           (ANA_GPIO_PG_BASE + 0x0100) // analog GPIO 28 ~ 16  Register Base Address   =GPIO_ID(159-144)
 110 #define ANA_GPIO_PG1_NUM            0x0E    //analog GPIO 29-16
 111
 112 #define GET_ANA_GPIO_REG_ADDR(NUM)  ((((NUM)&0x1F)>>4)*0x80 + ANA_GPIO_PG0_BASE)
 113 #define ANA_GPIO_BIT(NUM)           (1 << ((NUM)&0x0F))
 114
 115
 116
 117 /**----------------------------------------------------------------------------*
 118 **                         Compiler Flag                                      **
 119 **----------------------------------------------------------------------------*/
 120
 121 #ifdef   __cplusplus
 122 }
 123 #endif
 124 /**---------------------------------------------------------------------------*/
 125 #endif //_GPIO_REG_V3_H_
 126 // End
 127
 128
 129