arch/arm/include/asm/arch-sc9630/chip_x35l/__regs_ap_ahb_rf.h

   1 /*\r
   2  * Copyright (C) 2014-2015 Spreadtrum Communications Inc.\r
   3  *\r
   4  * This file is dual-licensed: you can use it either under the terms\r
   5  * of the GPL or the X11 license, at your option. Note that this dual\r
   6  * licensing only applies to this file, and not this project as a\r
   7  * whole.\r
   8  *\r
   9  */\r
  10 \r
  11 #ifndef __H_REGS_AP_AHB_RF_HEADFILE_H__\r
  12 #define __H_REGS_AP_AHB_RF_HEADFILE_H__ __FILE__\r
  13 \r
  14 #define REGS_AP_AHB_RF\r
  15 \r
  16 /* registers definitions for controller REGS_AP_AHB */\r
  17 #define REG_AP_AHB_AHB_EB               SCI_ADDR(REGS_AP_AHB_BASE, 0x0000)\r
  18 #define REG_AP_AHB_AHB_RST              SCI_ADDR(REGS_AP_AHB_BASE, 0x0004)\r
  19 #define REG_AP_AHB_CA7_RST_SET          SCI_ADDR(REGS_AP_AHB_BASE, 0x0008)\r
  20 #define REG_AP_AHB_AP_SYS_FORCE_SLEEP_CFG SCI_ADDR(REGS_AP_AHB_BASE, 0x000C)\r
  21 #define REG_AP_AHB_AP_SYS_AUTO_SLEEP_CFG SCI_ADDR(REGS_AP_AHB_BASE, 0x0010)\r
  22 #define REG_AP_AHB_HOLDING_PEN          SCI_ADDR(REGS_AP_AHB_BASE, 0x0014)\r
  23 #define REG_AP_AHB_JMP_ADDR_CA7_C0      SCI_ADDR(REGS_AP_AHB_BASE, 0x0018)\r
  24 #define REG_AP_AHB_JMP_ADDR_CA7_C1      SCI_ADDR(REGS_AP_AHB_BASE, 0x001C)\r
  25 #define REG_AP_AHB_JMP_ADDR_CA7_C2      SCI_ADDR(REGS_AP_AHB_BASE, 0x0020)\r
  26 #define REG_AP_AHB_JMP_ADDR_CA7_C3      SCI_ADDR(REGS_AP_AHB_BASE, 0x0024)\r
  27 #define REG_AP_AHB_CA7_C0_PU_LOCK       SCI_ADDR(REGS_AP_AHB_BASE, 0x0028)\r
  28 #define REG_AP_AHB_CA7_C1_PU_LOCK       SCI_ADDR(REGS_AP_AHB_BASE, 0x002C)\r
  29 #define REG_AP_AHB_CA7_C2_PU_LOCK       SCI_ADDR(REGS_AP_AHB_BASE, 0x0030)\r
  30 #define REG_AP_AHB_CA7_C3_PU_LOCK       SCI_ADDR(REGS_AP_AHB_BASE, 0x0034)\r
  31 #define REG_AP_AHB_CA7_CKG_DIV_CFG      SCI_ADDR(REGS_AP_AHB_BASE, 0x0038)\r
  32 #define REG_AP_AHB_MCU_PAUSE            SCI_ADDR(REGS_AP_AHB_BASE, 0x003C)\r
  33 #define REG_AP_AHB_MISC_CKG_EN          SCI_ADDR(REGS_AP_AHB_BASE, 0x0040)\r
  34 #define REG_AP_AHB_CA7_C0_AUTO_FORCE_SHUTDOWN_EN SCI_ADDR(REGS_AP_AHB_BASE, 0x0044)\r
  35 #define REG_AP_AHB_CA7_C1_AUTO_FORCE_SHUTDOWN_EN SCI_ADDR(REGS_AP_AHB_BASE, 0x0048)\r
  36 #define REG_AP_AHB_CA7_C2_AUTO_FORCE_SHUTDOWN_EN SCI_ADDR(REGS_AP_AHB_BASE, 0x004C)\r
  37 #define REG_AP_AHB_CA7_C3_AUTO_FORCE_SHUTDOWN_EN SCI_ADDR(REGS_AP_AHB_BASE, 0x0050)\r
  38 #define REG_AP_AHB_CA7_CKG_SEL_CFG      SCI_ADDR(REGS_AP_AHB_BASE, 0x0054)\r
  39 #define REG_AP_AHB_MISC_CFG             SCI_ADDR(REGS_AP_AHB_BASE, 0x3000)\r
  40 #define REG_AP_AHB_AP_MAIN_MTX_HPROT_CFG SCI_ADDR(REGS_AP_AHB_BASE, 0x3004)\r
  41 #define REG_AP_AHB_CA7_STANDBY_STATUS   SCI_ADDR(REGS_AP_AHB_BASE, 0x3008)\r
  42 #define REG_AP_AHB_NANC_CLK_CFG         SCI_ADDR(REGS_AP_AHB_BASE, 0x300C)\r
  43 #define REG_AP_AHB_LVDS_CFG             SCI_ADDR(REGS_AP_AHB_BASE, 0x3010)\r
  44 #define REG_AP_AHB_LVDS_PLL_CFG0        SCI_ADDR(REGS_AP_AHB_BASE, 0x3014)\r
  45 #define REG_AP_AHB_LVDS_PLL_CFG1        SCI_ADDR(REGS_AP_AHB_BASE, 0x3018)\r
  46 #define REG_AP_AHB_AP_QOS_CFG           SCI_ADDR(REGS_AP_AHB_BASE, 0x301C)\r
  47 #define REG_AP_AHB_OTG_PHY_TUNE         SCI_ADDR(REGS_AP_AHB_BASE, 0x3020)\r
  48 #define REG_AP_AHB_OTG_PHY_TEST         SCI_ADDR(REGS_AP_AHB_BASE, 0x3024)\r
  49 #define REG_AP_AHB_OTG_PHY_CTRL         SCI_ADDR(REGS_AP_AHB_BASE, 0x3028)\r
  50 #define REG_AP_AHB_HSIC_PHY_TUNE        SCI_ADDR(REGS_AP_AHB_BASE, 0x302C)\r
  51 #define REG_AP_AHB_HSIC_PHY_TEST        SCI_ADDR(REGS_AP_AHB_BASE, 0x3030)\r
  52 #define REG_AP_AHB_HSIC_PHY_CTRL        SCI_ADDR(REGS_AP_AHB_BASE, 0x3034)\r
  53 #define REG_AP_AHB_ZIP_MTX_QOS_CFG      SCI_ADDR(REGS_AP_AHB_BASE, 0x3038)\r
  54 #define REG_AP_AHB_CHIP_ID              SCI_ADDR(REGS_AP_AHB_BASE, 0x30FC)\r
  55 \r
  56 /* bits definitions for register REG_AP_AHB_AHB_EB */\r
  57 #define BIT_ZIPMTX_EB                   ( BIT(23) )\r
  58 #define BIT_LVDS_EB                     ( BIT(22) )\r
  59 #define BIT_ZIPDEC_EB                   ( BIT(21) )\r
  60 #define BIT_ZIPENC_EB                   ( BIT(20) )\r
  61 #define BIT_NANDC_ECC_EB                ( BIT(19) )\r
  62 #define BIT_NANDC_2X_EB                 ( BIT(18) )\r
  63 #define BIT_NANDC_EB                    ( BIT(17) )\r
  64 #define BIT_BUSMON2_EB                  ( BIT(16) )\r
  65 #define BIT_BUSMON1_EB                  ( BIT(15) )\r
  66 #define BIT_BUSMON0_EB                  ( BIT(14) )\r
  67 #define BIT_SPINLOCK_EB                 ( BIT(13) )\r
  68 #define BIT_EMMC_EB                     ( BIT(11) )\r
  69 #define BIT_SDIO2_EB                    ( BIT(10) )\r
  70 #define BIT_SDIO1_EB                    ( BIT(9) )\r
  71 #define BIT_SDIO0_EB                    ( BIT(8) )\r
  72 #define BIT_DRM_EB                      ( BIT(7) )\r
  73 #define BIT_NFC_EB                      ( BIT(6) )\r
  74 #define BIT_DMA_EB                      ( BIT(5) )\r
  75 #define BIT_OTG_EB                      ( BIT(4) )\r
  76 #define BIT_GSP_EB                      ( BIT(3) )\r
  77 #define BIT_HSIC_EB                     ( BIT(2) )\r
  78 #define BIT_DISPC_EB                    ( BIT(1) )\r
  79 #define BIT_DSI_EB                      ( BIT(0) )\r
  80 \r
  81 /* bits definitions for register REG_AP_AHB_AHB_RST */\r
  82 #define BIT_HSIC_PHY_SOFT_RST           ( BIT(30) )\r
  83 #define BIT_HSIC_UTMI_SOFT_RST          ( BIT(29) )\r
  84 #define BIT_HSIC_SOFT_RST               ( BIT(28) )\r
  85 #define BIT_LVDS_SOFT_RST               ( BIT(25) )\r
  86 #define BIT_ZIP_MTX_SOFT_RST            ( BIT(24) )\r
  87 #define BIT_ZIPDEC_SOFT_RST             ( BIT(23) )\r
  88 #define BIT_ZIPENC_SOFT_RST             ( BIT(22) )\r
  89 #define BIT_NANDC_SOFT_RST              ( BIT(20) )\r
  90 #define BIT_BUSMON2_SOFT_RST            ( BIT(19) )\r
  91 #define BIT_BUSMON1_SOFT_RST            ( BIT(18) )\r
  92 #define BIT_BUSMON0_SOFT_RST            ( BIT(17) )\r
  93 #define BIT_SPINLOCK_SOFT_RST           ( BIT(16) )\r
  94 #define BIT_EMMC_SOFT_RST               ( BIT(14) )\r
  95 #define BIT_SDIO2_SOFT_RST              ( BIT(13) )\r
  96 #define BIT_SDIO1_SOFT_RST              ( BIT(12) )\r
  97 #define BIT_SDIO0_SOFT_RST              ( BIT(11) )\r
  98 #define BIT_DRM_SOFT_RST                ( BIT(10) )\r
  99 #define BIT_NFC_SOFT_RST                ( BIT(9) )\r
 100 #define BIT_DMA_SOFT_RST                ( BIT(8) )\r
 101 #define BIT_OTG_PHY_SOFT_RST            ( BIT(6) )\r
 102 #define BIT_OTG_UTMI_SOFT_RST           ( BIT(5) )\r
 103 #define BIT_OTG_SOFT_RST                ( BIT(4) )\r
 104 #define BIT_GSP_SOFT_RST                ( BIT(3) )\r
 105 #define BIT_DISP_MTX_SOFT_RST           ( BIT(2) )\r
 106 #define BIT_DISPC_SOFT_RST              ( BIT(1) )\r
 107 #define BIT_DSI_SOFT_RST                ( BIT(0) )\r
 108 \r
 109 /* bits definitions for register REG_AP_AHB_CA7_RST_SET */\r
 110 #define BIT_CA7_CS_DBG_SOFT_RST         ( BIT(14) )\r
 111 #define BIT_CA7_L2_SOFT_RST             ( BIT(13) )\r
 112 #define BIT_CA7_SOCDBG_SOFT_RST         ( BIT(12) )\r
 113 #define BITS_CA7_ETM_SOFT_RST(_x_)      ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 114 #define BITS_CA7_DBG_SOFT_RST(_x_)      ( (_x_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 115 #define BITS_CA7_CORE_SOFT_RST(_x_)     ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 116 \r
 117 /* bits definitions for register REG_AP_AHB_AP_SYS_FORCE_SLEEP_CFG */\r
 118 #define BIT_CA7_C3_AUTO_SLP_EN          ( BIT(15) )\r
 119 #define BIT_CA7_C2_AUTO_SLP_EN          ( BIT(14) )\r
 120 #define BIT_CA7_C1_AUTO_SLP_EN          ( BIT(13) )\r
 121 #define BIT_CA7_C0_AUTO_SLP_EN          ( BIT(12) )\r
 122 #define BIT_CA7_C3_WFI_SHUTDOWN_EN      ( BIT(11) )\r
 123 #define BIT_CA7_C2_WFI_SHUTDOWN_EN      ( BIT(10) )\r
 124 #define BIT_CA7_C1_WFI_SHUTDOWN_EN      ( BIT(9) )\r
 125 #define BIT_CA7_C0_WFI_SHUTDOWN_EN      ( BIT(8) )\r
 126 #define BIT_MCU_CA7_C3_SLEEP            ( BIT(7) )\r
 127 #define BIT_MCU_CA7_C2_SLEEP            ( BIT(6) )\r
 128 #define BIT_MCU_CA7_C1_SLEEP            ( BIT(5) )\r
 129 #define BIT_MCU_CA7_C0_SLEEP            ( BIT(4) )\r
 130 #define BIT_AP_PERI_FORCE_ON            ( BIT(2) )\r
 131 #define BIT_AP_PERI_FORCE_SLP           ( BIT(1) )\r
 132 #define BIT_AP_APB_SLEEP                ( BIT(0) )\r
 133 \r
 134 /* bits definitions for register REG_AP_AHB_AP_SYS_AUTO_SLEEP_CFG */\r
 135 #define BIT_GSP_CKG_FORCE_EN            ( BIT(9) )\r
 136 #define BIT_GSP_AUTO_GATE_EN            ( BIT(8) )\r
 137 #define BIT_AP_AHB_AUTO_GATE_EN         ( BIT(5) )\r
 138 #define BIT_AP_EMC_AUTO_GATE_EN         ( BIT(4) )\r
 139 #define BIT_CA7_EMC_AUTO_GATE_EN        ( BIT(3) )\r
 140 #define BIT_CA7_DBG_FORCE_SLEEP         ( BIT(2) )\r
 141 #define BIT_CA7_DBG_AUTO_GATE_EN        ( BIT(1) )\r
 142 #define BIT_CA7_CORE_AUTO_GATE_EN       ( BIT(0) )\r
 143 \r
 144 /* bits definitions for register REG_AP_AHB_HOLDING_PEN */\r
 145 #define BITS_HOLDING_PEN(_x_)           ( (_x_) << 0 )\r
 146 \r
 147 /* bits definitions for register REG_AP_AHB_JMP_ADDR_CA7_C0 */\r
 148 #define BITS_JMP_ADDR_CA7_C0(_x_)       ( (_x_) << 0 )\r
 149 \r
 150 /* bits definitions for register REG_AP_AHB_JMP_ADDR_CA7_C1 */\r
 151 #define BITS_JMP_ADDR_CA7_C1(_x_)       ( (_x_) << 0 )\r
 152 \r
 153 /* bits definitions for register REG_AP_AHB_JMP_ADDR_CA7_C2 */\r
 154 #define BITS_JMP_ADDR_CA7_C2(_x_)       ( (_x_) << 0 )\r
 155 \r
 156 /* bits definitions for register REG_AP_AHB_JMP_ADDR_CA7_C3 */\r
 157 #define BITS_JMP_ADDR_CA7_C3(_x_)       ( (_x_) << 0 )\r
 158 \r
 159 /* bits definitions for register REG_AP_AHB_CA7_C0_PU_LOCK */\r
 160 #define BIT_CA7_C0_PU_LOCK              ( BIT(0) )\r
 161 \r
 162 /* bits definitions for register REG_AP_AHB_CA7_C1_PU_LOCK */\r
 163 #define BIT_CA7_C1_PU_LOCK              ( BIT(0) )\r
 164 \r
 165 /* bits definitions for register REG_AP_AHB_CA7_C2_PU_LOCK */\r
 166 #define BIT_CA7_C2_PU_LOCK              ( BIT(0) )\r
 167 \r
 168 /* bits definitions for register REG_AP_AHB_CA7_C3_PU_LOCK */\r
 169 #define BIT_CA7_C3_PU_LOCK              ( BIT(0) )\r
 170 \r
 171 /* bits definitions for register REG_AP_AHB_CA7_CKG_DIV_CFG */\r
 172 #define BITS_CA7_DBG_CKG_DIV(_x_)       ( (_x_) << 16 & (BIT(16)|BIT(17)|BIT(18)) )\r
 173 #define BITS_CA7_AXI_CKG_DIV(_x_)       ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)) )\r
 174 #define BITS_CA7_MCU_CKG_DIV(_x_)       ( (_x_) << 4 & (BIT(4)|BIT(5)|BIT(6)) )\r
 175 \r
 176 /* bits definitions for register REG_AP_AHB_MCU_PAUSE */\r
 177 #define BIT_DMA_ACT_LIGHT_EN            ( BIT(5) )\r
 178 #define BIT_MCU_SLEEP_FOLLOW_CA7_EN     ( BIT(4) )\r
 179 #define BIT_MCU_LIGHT_SLEEP_EN          ( BIT(3) )\r
 180 #define BIT_MCU_DEEP_SLEEP_EN           ( BIT(2) )\r
 181 #define BIT_MCU_SYS_SLEEP_EN            ( BIT(1) )\r
 182 #define BIT_MCU_CORE_SLEEP              ( BIT(0) )\r
 183 \r
 184 /* bits definitions for register REG_AP_AHB_MISC_CKG_EN */\r
 185 #define BIT_ASHB_CA7_DBG_VLD            ( BIT(9) )\r
 186 #define BIT_ASHB_CA7_DBG_EN             ( BIT(8) )\r
 187 #define BIT_DISP_TMC_CKG_EN             ( BIT(4) )\r
 188 #define BIT_DPHY_REF_CKG_EN             ( BIT(1) )\r
 189 #define BIT_DPHY_CFG_CKG_EN             ( BIT(0) )\r
 190 \r
 191 /* bits definitions for register REG_AP_AHB_CA7_C0_AUTO_FORCE_SHUTDOWN_EN */\r
 192 #define BIT_CA7_C0_AUTO_FORCE_SHUTDOWN_EN ( BIT(0) )\r
 193 \r
 194 /* bits definitions for register REG_AP_AHB_CA7_C1_AUTO_FORCE_SHUTDOWN_EN */\r
 195 #define BIT_CA7_C1_AUTO_FORCE_SHUTDOWN_EN ( BIT(0) )\r
 196 \r
 197 /* bits definitions for register REG_AP_AHB_CA7_C2_AUTO_FORCE_SHUTDOWN_EN */\r
 198 #define BIT_CA7_C2_AUTO_FORCE_SHUTDOWN_EN ( BIT(0) )\r
 199 \r
 200 /* bits definitions for register REG_AP_AHB_CA7_C3_AUTO_FORCE_SHUTDOWN_EN */\r
 201 #define BIT_CA7_C3_AUTO_FORCE_SHUTDOWN_EN ( BIT(0) )\r
 202 \r
 203 /* bits definitions for register REG_AP_AHB_CA7_CKG_SEL_CFG */\r
 204 #define BITS_CA7_MCU_CKG_SEL(_x_)       ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)) )\r
 205 \r
 206 /* bits definitions for register REG_AP_AHB_MISC_CFG */\r
 207 #define BITS_EMMC_SLOT_SEL(_x_)         ( (_x_) << 18 & (BIT(18)|BIT(19)) )\r
 208 #define BITS_SDIO0_SLOT_SEL(_x_)        ( (_x_) << 16 & (BIT(16)|BIT(17)) )\r
 209 #define BITS_BUSMON2_CHN_SEL(_x_)       ( (_x_) << 10 & (BIT(10)|BIT(11)) )\r
 210 #define BITS_BUSMON1_CHN_SEL(_x_)       ( (_x_) << 8 & (BIT(8)|BIT(9)) )\r
 211 #define BITS_BUSMON0_CHN_SEL(_x_)       ( (_x_) << 4 & (BIT(4)|BIT(5)) )\r
 212 #define BITS_SDIO2_SLOT_SEL(_x_)        ( (_x_) << 2 & (BIT(2)|BIT(3)) )\r
 213 #define BITS_SDIO1_SLOT_SEL(_x_)        ( (_x_) << 0 & (BIT(0)|BIT(1)) )\r
 214 \r
 215 /* bits definitions for register REG_AP_AHB_AP_MAIN_MTX_HPROT_CFG */\r
 216 #define BITS_HPROT_NFC(_x_)             ( (_x_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 217 #define BITS_HPROT_EMMC(_x_)            ( (_x_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 218 #define BITS_HPROT_SDIO2(_x_)           ( (_x_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 219 #define BITS_HPROT_SDIO1(_x_)           ( (_x_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 220 #define BITS_HPROT_SDIO0(_x_)           ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 221 #define BITS_HPROT_DMAW(_x_)            ( (_x_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 222 #define BITS_HPROT_DMAR(_x_)            ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 223 \r
 224 /* bits definitions for register REG_AP_AHB_CA7_STANDBY_STATUS */\r
 225 #define BIT_CA7_STANDBYWFIL2            ( BIT(12) )\r
 226 #define BITS_CA7_ETMSTANDBYWFX(_x_)     ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 227 #define BITS_CA7_STANDBYWFE(_x_)        ( (_x_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 228 #define BITS_CA7_STANDBYWFI(_x_)        ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 229 \r
 230 /* bits definitions for register REG_AP_AHB_NANC_CLK_CFG */\r
 231 #define BITS_CLK_NANDC2X_DIV(_x_)       ( (_x_) << 2 & (BIT(2)|BIT(3)) )\r
 232 #define BITS_CLK_NANDC2X_SEL(_x_)       ( (_x_) << 0 & (BIT(0)|BIT(1)) )\r
 233 \r
 234 /* bits definitions for register REG_AP_AHB_LVDS_CFG */\r
 235 #define BITS_LVDS_TXCLKDATA(_x_)        ( (_x_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)|BIT(22)) )\r
 236 #define BITS_LVDS_TXCOM(_x_)            ( (_x_) << 12 & (BIT(12)|BIT(13)) )\r
 237 #define BITS_LVDS_TXSLEW(_x_)           ( (_x_) << 10 & (BIT(10)|BIT(11)) )\r
 238 #define BITS_LVDS_TXSW(_x_)             ( (_x_) << 8 & (BIT(8)|BIT(9)) )\r
 239 #define BITS_LVDS_TXRERSER(_x_)         ( (_x_) << 3 & (BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 240 #define BITS_LVDS_PRE_EMP(_x_)          ( (_x_) << 1 & (BIT(1)|BIT(2)) )\r
 241 #define BIT_LVDS_TXPD                   ( BIT(0) )\r
 242 \r
 243 /* bits definitions for register REG_AP_AHB_LVDS_PLL_CFG0 */\r
 244 #define BIT_LVDS_PLL_LOCK_DET           ( BIT(31) )\r
 245 #define BITS_LVDS_PLL_REFIN(_x_)        ( (_x_) << 24 & (BIT(24)|BIT(25)) )\r
 246 #define BITS_LVDS_PLL_LPF(_x_)          ( (_x_) << 20 & (BIT(20)|BIT(21)|BIT(22)) )\r
 247 #define BIT_LVDS_PLL_DIV_S              ( BIT(18) )\r
 248 #define BITS_LVDS_PLL_IBIAS(_x_)        ( (_x_) << 16 & (BIT(16)|BIT(17)) )\r
 249 #define BITS_LVDS_PLLN(_x_)             ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)) )\r
 250 \r
 251 /* bits definitions for register REG_AP_AHB_LVDS_PLL_CFG1 */\r
 252 #define BITS_LVDS_PLL_KINT(_x_)         ( (_x_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)|BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)|BIT(22)|BIT(23)|BIT(24)|BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 253 #define BITS_LVDS_PLL_RSV(_x_)          ( (_x_) << 8 & (BIT(8)|BIT(9)) )\r
 254 #define BIT_LVDS_PLL_MOD_EN             ( BIT(7) )\r
 255 #define BIT_LVDS_PLL_SDM_EN             ( BIT(6) )\r
 256 #define BITS_LVDS_PLL_NINT(_x_)         ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)) )\r
 257 \r
 258 /* bits definitions for register REG_AP_AHB_AP_QOS_CFG */\r
 259 #define BITS_QOS_R_TMC(_x_)             ( (_x_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 260 #define BITS_QOS_W_TMC(_x_)             ( (_x_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 261 #define BITS_QOS_R_DISPC(_x_)           ( (_x_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 262 #define BITS_QOS_W_DISPC(_x_)           ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 263 \r
 264 /* bits definitions for register REG_AP_AHB_OTG_PHY_TUNE */\r
 265 #define BIT_OTG_TXPREEMPPULSETUNE       ( BIT(20) )\r
 266 #define BITS_OTG_TXRESTUNE(_x_)         ( (_x_) << 18 & (BIT(18)|BIT(19)) )\r
 267 #define BITS_OTG_TXHSXVTUNE(_x_)        ( (_x_) << 16 & (BIT(16)|BIT(17)) )\r
 268 #define BITS_OTG_TXVREFTUNE(_x_)        ( (_x_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 269 #define BITS_OTG_TXPREEMPAMPTUNE(_x_)   ( (_x_) << 10 & (BIT(10)|BIT(11)) )\r
 270 #define BITS_OTG_TXRISETUNE(_x_)        ( (_x_) << 8 & (BIT(8)|BIT(9)) )\r
 271 #define BITS_OTG_TXFSLSTUNE(_x_)        ( (_x_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 272 #define BITS_OTG_SQRXTUNE(_x_)          ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)) )\r
 273 \r
 274 /* bits definitions for register REG_AP_AHB_OTG_PHY_TEST */\r
 275 #define BIT_OTG_ATERESET                ( BIT(31) )\r
 276 #define BIT_OTG_VBUS_VALID_EXT_SEL      ( BIT(26) )\r
 277 #define BIT_OTG_VBUS_VALID_EXT          ( BIT(25) )\r
 278 #define BIT_OTG_OTGDISABLE              ( BIT(24) )\r
 279 #define BIT_OTG_TESTBURNIN              ( BIT(21) )\r
 280 #define BIT_OTG_LOOPBACKENB             ( BIT(20) )\r
 281 #define BITS_OTG_TESTDATAOUT(_x_)       ( (_x_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 282 #define BITS_OTG_VATESTENB(_x_)         ( (_x_) << 14 & (BIT(14)|BIT(15)) )\r
 283 #define BIT_OTG_TESTCLK                 ( BIT(13) )\r
 284 #define BIT_OTG_TESTDATAOUTSEL          ( BIT(12) )\r
 285 #define BITS_OTG_TESTADDR(_x_)          ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 286 #define BITS_OTG_TESTDATAIN(_x_)        ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 287 \r
 288 /* bits definitions for register REG_AP_AHB_OTG_PHY_CTRL */\r
 289 #define BITS_OTG_SS_SCALEDOWNMODE(_x_)  ( (_x_) << 25 & (BIT(25)|BIT(26)) )\r
 290 #define BIT_OTG_TXBITSTUFFENH           ( BIT(23) )\r
 291 #define BIT_OTG_TXBITSTUFFEN            ( BIT(22) )\r
 292 #define BIT_OTG_DMPULLDOWN              ( BIT(21) )\r
 293 #define BIT_OTG_DPPULLDOWN              ( BIT(20) )\r
 294 #define BIT_OTG_DMPULLUP                ( BIT(9) )\r
 295 #define BIT_OTG_COMMONONN               ( BIT(8) )\r
 296 #define BITS_OTG_REFCLKSEL(_x_)         ( (_x_) << 4 & (BIT(4)|BIT(5)) )\r
 297 #define BITS_OTG_FSEL(_x_)              ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)) )\r
 298 \r
 299 /* bits definitions for register REG_AP_AHB_HSIC_PHY_TUNE */\r
 300 #define BITS_HSIC_REFCLK_DIV(_x_)       ( (_x_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)|BIT(30)) )\r
 301 #define BIT_HSIC_TXPREEMPPULSETUNE      ( BIT(20) )\r
 302 #define BITS_HSIC_TXRESTUNE(_x_)        ( (_x_) << 18 & (BIT(18)|BIT(19)) )\r
 303 #define BITS_HSIC_TXHSXVTUNE(_x_)       ( (_x_) << 16 & (BIT(16)|BIT(17)) )\r
 304 #define BITS_HSIC_TXVREFTUNE(_x_)       ( (_x_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 305 #define BITS_HSIC_TXPREEMPAMPTUNE(_x_)  ( (_x_) << 10 & (BIT(10)|BIT(11)) )\r
 306 #define BITS_HSIC_TXRISETUNE(_x_)       ( (_x_) << 8 & (BIT(8)|BIT(9)) )\r
 307 #define BITS_HSIC_TXFSLSTUNE(_x_)       ( (_x_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 308 #define BITS_HSIC_SQRXTUNE(_x_)         ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)) )\r
 309 \r
 310 /* bits definitions for register REG_AP_AHB_HSIC_PHY_TEST */\r
 311 #define BIT_HSIC_ATERESET               ( BIT(31) )\r
 312 #define BIT_HSIC_VBUS_VALID_EXT_SEL     ( BIT(26) )\r
 313 #define BIT_HSIC_VBUS_VALID_EXT         ( BIT(25) )\r
 314 #define BIT_HSIC_OTGDISABLE             ( BIT(24) )\r
 315 #define BIT_HSIC_TESTBURNIN             ( BIT(21) )\r
 316 #define BIT_HSIC_LOOPBACKENB            ( BIT(20) )\r
 317 #define BITS_HSIC_TESTDATAOUT(_x_)      ( (_x_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 318 #define BITS_HSIC_VATESTENB(_x_)        ( (_x_) << 14 & (BIT(14)|BIT(15)) )\r
 319 #define BIT_HSIC_TESTCLK                ( BIT(13) )\r
 320 #define BIT_HSIC_TESTDATAOUTSEL         ( BIT(12) )\r
 321 #define BITS_HSIC_TESTADDR(_x_)         ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 322 #define BITS_HSIC_TESTDATAIN(_x_)       ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 323 \r
 324 /* bits definitions for register REG_AP_AHB_HSIC_PHY_CTRL */\r
 325 #define BITS_HSIC_SS_SCALEDOWNMODE(_x_) ( (_x_) << 25 & (BIT(25)|BIT(26)) )\r
 326 #define BIT_HSIC_TXBITSTUFFENH          ( BIT(23) )\r
 327 #define BIT_HSIC_TXBITSTUFFEN           ( BIT(22) )\r
 328 #define BIT_HSIC_DMPULLDOWN             ( BIT(21) )\r
 329 #define BIT_HSIC_DPPULLDOWN             ( BIT(20) )\r
 330 #define BIT_HSIC_IF_MODE                ( BIT(16) )\r
 331 #define BIT_IF_SELECT_HSIC              ( BIT(13) )\r
 332 #define BIT_HSIC_DBNCE_FLTR_BYPASS      ( BIT(12) )\r
 333 #define BIT_HSIC_DMPULLUP               ( BIT(9) )\r
 334 #define BIT_HSIC_COMMONONN              ( BIT(8) )\r
 335 #define BITS_HSIC_REFCLKSEL(_x_)        ( (_x_) << 4 & (BIT(4)|BIT(5)) )\r
 336 #define BITS_HSIC_FSEL(_x_)             ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)) )\r
 337 \r
 338 /* bits definitions for register REG_AP_AHB_ZIP_MTX_QOS_CFG */\r
 339 #define BITS_ZIPMTX_S0_ARQOS(_x_)       ( (_x_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 340 #define BITS_ZIPMTX_S0_AWQOS(_x_)       ( (_x_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 341 #define BITS_ZIPDEC_ARQOS(_x_)          ( (_x_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 342 #define BITS_ZIPDEC_AWQOS(_x_)          ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 343 #define BITS_ZIPENC_ARQOS(_x_)          ( (_x_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 344 #define BITS_ZIPENC_AWQOS(_x_)          ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 345 \r
 346 /* bits definitions for register REG_AP_AHB_CHIP_ID */\r
 347 #define BITS_CHIP_ID(_x_)               ( (_x_) << 0 )\r
 348 \r
 349 /* vars definitions for controller REGS_AP_AHB */\r
 350 \r
 351 #endif /* __REGS_AP_AHB_H__ */\r