arch/arm/include/asm/arch-sc9630/chip_x20l/__regs_pub_apb.h

   1 /*
   2  * Copyright (C) 2014-2015 Spreadtrum Communications Inc.
   3  *
   4  * This file is dual-licensed: you can use it either under the terms
   5  * of the GPL or the X11 license, at your option. Note that this dual
   6  * licensing only applies to this file, and not this project as a
   7  * whole.
   8  *
   9  */
  10
  11 #ifndef __H_REGS_PUB_APB_HEADFILE_H__
  12 #define __H_REGS_PUB_APB_HEADFILE_H__ __FILE__
  13
  14 #define  REGS_PUB_APB
  15
  16 /* registers definitions for PUB_APB */
  17 #define REG_PUB_APB_BUSMON_CNT_START                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0000)/*BUSMON_CNT_START*/
  18 #define REG_PUB_APB_BUSMON_CFG                          SCI_ADDR(REGS_PUB_APB_BASE, 0x0004)/*BUSMON_CFG*/
  19 #define REG_PUB_APB_DDR_EB                              SCI_ADDR(REGS_PUB_APB_BASE, 0x0008)/*DDR_EB*/
  20 #define REG_PUB_APB_DDR_SOFT_RST                        SCI_ADDR(REGS_PUB_APB_BASE, 0x000C)/*DDR_SOFT_RST*/
  21 #define REG_PUB_APB_DDR_QOS_CFG1                        SCI_ADDR(REGS_PUB_APB_BASE, 0x0010)/*DDR_QOS_CFG1*/
  22 #define REG_PUB_APB_DDR_QOS_CFG2                        SCI_ADDR(REGS_PUB_APB_BASE, 0x0014)/*DDR_QOS_CFG2*/
  23 #define REG_PUB_APB_DDR_QOS_CFG3                        SCI_ADDR(REGS_PUB_APB_BASE, 0x0018)/*DDR_QOS_CFG3*/
  24 #define REG_PUB_APB_DDR_MRR_STATUS                      SCI_ADDR(REGS_PUB_APB_BASE, 0x001C)/*DDR_MRR_STATUS*/
  25 #define REG_PUB_APB_DDR_ID2QOS_SEL                      SCI_ADDR(REGS_PUB_APB_BASE, 0x003C)/*DDR_ID2QOS_SEL*/
  26 #define REG_PUB_APB_DDR_ID2QOS_RCFG0                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0040)/*DDR_ID2QOS_RCFG0*/
  27 #define REG_PUB_APB_DDR_ID2QOS_RCFG1                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0044)/*DDR_ID2QOS_RCFG1*/
  28 #define REG_PUB_APB_DDR_ID2QOS_RCFG2                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0048)/*DDR_ID2QOS_RCFG2*/
  29 #define REG_PUB_APB_DDR_ID2QOS_RCFG3                    SCI_ADDR(REGS_PUB_APB_BASE, 0x004c)/*DDR_ID2QOS_RCFG3*/
  30 #define REG_PUB_APB_DDR_ID2QOS_RCFG4                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0050)/*DDR_ID2QOS_RCFG4*/
  31 #define REG_PUB_APB_DDR_ID2QOS_RCFG5                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0054)/*DDR_ID2QOS_RCFG5*/
  32 #define REG_PUB_APB_DDR_ID2QOS_RCFG6                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0058)/*DDR_ID2QOS_RCFG6*/
  33 #define REG_PUB_APB_DDR_ID2QOS_RCFG7                    SCI_ADDR(REGS_PUB_APB_BASE, 0x005c)/*DDR_ID2QOS_RCFG7*/
  34 #define REG_PUB_APB_DDR_ID2QOS_RCFG8                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0060)/*DDR_ID2QOS_RCFG8*/
  35 #define REG_PUB_APB_DDR_ID2QOS_RCFG9                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0064)/*DDR_ID2QOS_RCFG9*/
  36 #define REG_PUB_APB_DDR_ID2QOS_WCFG0                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0080)/*DDR_ID2QOS_WCFG0*/
  37 #define REG_PUB_APB_DDR_ID2QOS_WCFG1                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0084)/*DDR_ID2QOS_WCFG1*/
  38 #define REG_PUB_APB_DDR_ID2QOS_WCFG2                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0088)/*DDR_ID2QOS_WCFG2*/
  39 #define REG_PUB_APB_DDR_ID2QOS_WCFG3                    SCI_ADDR(REGS_PUB_APB_BASE, 0x008c)/*DDR_ID2QOS_WCFG3*/
  40 #define REG_PUB_APB_DDR_ID2QOS_WCFG4                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0090)/*DDR_ID2QOS_WCFG4*/
  41 #define REG_PUB_APB_DDR_ID2QOS_WCFG5                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0094)/*DDR_ID2QOS_WCFG5*/
  42 #define REG_PUB_APB_DDR_ID2QOS_WCFG6                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0098)/*DDR_ID2QOS_WCFG6*/
  43 #define REG_PUB_APB_DDR_ID2QOS_WCFG7                    SCI_ADDR(REGS_PUB_APB_BASE, 0x009c)/*DDR_ID2QOS_WCFG7*/
  44 #define REG_PUB_APB_DDR_ID2QOS_WCFG8                    SCI_ADDR(REGS_PUB_APB_BASE, 0x00a0)/*DDR_ID2QOS_WCFG8*/
  45 #define REG_PUB_APB_DDR_ID2QOS_WCFG9                    SCI_ADDR(REGS_PUB_APB_BASE, 0x00a4)/*DDR_ID2QOS_WCFG9*/
  46 #define REG_PUB_APB_DFI_TIMEOUT_CFG                     SCI_ADDR(REGS_PUB_APB_BASE, 0x0100)/*DFI_TIMEOUT_CFG*/
  47 #define REG_PUB_APB_DFI_TIMEOUT_STATUS                  SCI_ADDR(REGS_PUB_APB_BASE, 0x0104)/*DFI_TIMEOUT_STATUS*/
  48 #define REG_PUB_APB_DFI_TIMEOUT_EN_CNT                  SCI_ADDR(REGS_PUB_APB_BASE, 0x0108)/*DFI_TIMEOUT_EN_CNT*/
  49 #define REG_PUB_APB_DFI_TIMEOUT_VALID_CNT               SCI_ADDR(REGS_PUB_APB_BASE, 0x010c)/*DFI_TIMEOUT_VALID_CNT*/
  50 #define REG_PUB_APB_DFI_BW_CTRL                         SCI_ADDR(REGS_PUB_APB_BASE, 0x0110)/*DFI_BW_CTRL*/
  51 #define REG_PUB_APB_DFI_BW_STS                          SCI_ADDR(REGS_PUB_APB_BASE, 0x0114)/*DFI_BW_STS*/
  52 #define REG_PUB_APB_DFI_BW_THR0                         SCI_ADDR(REGS_PUB_APB_BASE, 0x0118)/*DFI_BW_THR0*/
  53 #define REG_PUB_APB_DFI_BW_THR1                         SCI_ADDR(REGS_PUB_APB_BASE, 0x011c)/*DFI_BW_THR1*/
  54 #define REG_PUB_APB_DFI_BW_THR2                         SCI_ADDR(REGS_PUB_APB_BASE, 0x0120)/*DFI_BW_THR2*/
  55 #define REG_PUB_APB_DFI_BW_THR3                         SCI_ADDR(REGS_PUB_APB_BASE, 0x0124)/*DFI_BW_THR3*/
  56 #define REG_PUB_APB_DFI_BW_TWIN                         SCI_ADDR(REGS_PUB_APB_BASE, 0x0128)/*DFI_BW_TWIN*/
  57 #define REG_PUB_APB_DMC_PORT_REMAP_EN                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3000)/*DMC_PORT_REMAP_EN*/
  58 #define REG_PUB_APB_DMC_PORTS_MPU_EN                    SCI_ADDR(REGS_PUB_APB_BASE, 0x3004)/*DMC_PORTS_MPU_EN*/
  59 #define REG_PUB_APB_DMC_PORT0_ADDR_REMAP                SCI_ADDR(REGS_PUB_APB_BASE, 0x3008)/*DMC_PORT0_ADDR_REMAP*/
  60 #define REG_PUB_APB_DMC_PORT1_ADDR_REMAP                SCI_ADDR(REGS_PUB_APB_BASE, 0x300C)/*DMC_PORT1_ADDR_REMAP*/
  61 #define REG_PUB_APB_DMC_PORT2_ADDR_REMAP                SCI_ADDR(REGS_PUB_APB_BASE, 0x3010)/*DMC_PORT2_ADDR_REMAP*/
  62 #define REG_PUB_APB_DMC_PORT3_ADDR_REMAP                SCI_ADDR(REGS_PUB_APB_BASE, 0x3014)/*DMC_PORT3_ADDR_REMAP*/
  63 #define REG_PUB_APB_DMC_PORT4_ADDR_REMAP                SCI_ADDR(REGS_PUB_APB_BASE, 0x3018)/*DMC_PORT4_ADDR_REMAP*/
  64 #define REG_PUB_APB_DMC_PORT5_ADDR_REMAP                SCI_ADDR(REGS_PUB_APB_BASE, 0x301C)/*DMC_PORT5_ADDR_REMAP*/
  65 #define REG_PUB_APB_DMC_PORT6_ADDR_REMAP                SCI_ADDR(REGS_PUB_APB_BASE, 0x3020)/*DMC_PORT6_ADDR_REMAP*/
  66 #define REG_PUB_APB_DMC_PORT7_ADDR_REMAP                SCI_ADDR(REGS_PUB_APB_BASE, 0x3024)/*DMC_PORT7_ADDR_REMAP*/
  67 #define REG_PUB_APB_DMC_PORT8_ADDR_REMAP                SCI_ADDR(REGS_PUB_APB_BASE, 0x3028)/*DMC_PORT8_ADDR_REMAP*/
  68 #define REG_PUB_APB_DMC_PORT9_ADDR_REMAP                SCI_ADDR(REGS_PUB_APB_BASE, 0x302C)/*DMC_PORT9_ADDR_REMAP*/
  69 #define REG_PUB_APB_DMC_PORT0_MPU_RANGE                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3030)/*DMC_PORT0_MPU_RANGE*/
  70 #define REG_PUB_APB_DMC_PORT1_MPU_RANGE                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3034)/*DMC_PORT1_MPU_RANGE*/
  71 #define REG_PUB_APB_DMC_PORT2_MPU_RANGE                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3038)/*DMC_PORT2_MPU_RANGE*/
  72 #define REG_PUB_APB_DMC_PORT3_MPU_RANGE                 SCI_ADDR(REGS_PUB_APB_BASE, 0x303C)/*DMC_PORT3_MPU_RANGE*/
  73 #define REG_PUB_APB_DMC_PORT4_MPU_RANGE                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3040)/*DMC_PORT4_MPU_RANGE*/
  74 #define REG_PUB_APB_DMC_PORT5_MPU_RANGE                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3044)/*DMC_PORT5_MPU_RANGE*/
  75 #define REG_PUB_APB_DMC_PORT6_MPU_RANGE                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3048)/*DMC_PORT6_MPU_RANGE*/
  76 #define REG_PUB_APB_DMC_PORT7_MPU_RANGE                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3050)/*DMC_PORT7_MPU_RANGE*/
  77 #define REG_PUB_APB_DMC_PORT8_MPU_RANGE                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3054)/*DMC_PORT8_MPU_RANGE*/
  78 #define REG_PUB_APB_DMC_PORT9_MPU_RANGE                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3058)/*DMC_PORT9_MPU_RANGE*/
  79 #define REG_PUB_APB_DMC_PORT0_DUMP_ADDR                 SCI_ADDR(REGS_PUB_APB_BASE, 0x305C)/*DMC_PORT0_DUMP_ADDR*/
  80 #define REG_PUB_APB_DMC_PORT1_DUMP_ADDR                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3060)/*DMC_PORT1_DUMP_ADDR*/
  81 #define REG_PUB_APB_DMC_PORT2_DUMP_ADDR                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3064)/*DMC_PORT2_DUMP_ADDR*/
  82 #define REG_PUB_APB_DMC_PORT3_DUMP_ADDR                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3068)/*DMC_PORT3_DUMP_ADDR*/
  83 #define REG_PUB_APB_DMC_PORT4_DUMP_ADDR                 SCI_ADDR(REGS_PUB_APB_BASE, 0x306C)/*DMC_PORT4_DUMP_ADDR*/
  84 #define REG_PUB_APB_DMC_PORT5_DUMP_ADDR                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3070)/*DMC_PORT5_DUMP_ADDR*/
  85 #define REG_PUB_APB_DMC_PORT6_DUMP_ADDR                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3074)/*DMC_PORT6_DUMP_ADDR*/
  86 #define REG_PUB_APB_DMC_PORT7_DUMP_ADDR                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3078)/*DMC_PORT7_DUMP_ADDR*/
  87 #define REG_PUB_APB_DMC_PORT8_DUMP_ADDR                 SCI_ADDR(REGS_PUB_APB_BASE, 0x307C)/*DMC_PORT8_DUMP_ADDR*/
  88 #define REG_PUB_APB_DMC_PORT9_DUMP_ADDR                 SCI_ADDR(REGS_PUB_APB_BASE, 0x3080)/*DMC_PORT9_DUMP_ADDR*/
  89
  90
  91
  92 /* bits definitions for register REG_PUB_APB_BUSMON_CNT_START */
  93 #define BIT_PUB_BUSMON_CNT_START                          ( BIT(0) )
  94
  95 /* bits definitions for register REG_PUB_APB_BUSMON_CFG */
  96 #define BIT_PUB_BUSMON9_EB                                ( BIT(25) )
  97 #define BIT_PUB_BUSMON8_EB                                ( BIT(24) )
  98 #define BIT_PUB_BUSMON7_EB                                ( BIT(23) )
  99 #define BIT_PUB_BUSMON6_EB                                ( BIT(22) )
 100 #define BIT_PUB_BUSMON5_EB                                ( BIT(21) )
 101 #define BIT_PUB_BUSMON4_EB                                ( BIT(20) )
 102 #define BIT_PUB_BUSMON3_EB                                ( BIT(19) )
 103 #define BIT_PUB_BUSMON2_EB                                ( BIT(18) )
 104 #define BIT_PUB_BUSMON1_EB                                ( BIT(17) )
 105 #define BIT_PUB_BUSMON0_EB                                ( BIT(16) )
 106 #define BIT_PUB_BUSMON9_SOFT_RST                          ( BIT(9) )
 107 #define BIT_PUB_BUSMON8_SOFT_RST                          ( BIT(8) )
 108 #define BIT_PUB_BUSMON7_SOFT_RST                          ( BIT(7) )
 109 #define BIT_PUB_BUSMON6_SOFT_RST                          ( BIT(6) )
 110 #define BIT_PUB_BUSMON5_SOFT_RST                          ( BIT(5) )
 111 #define BIT_PUB_BUSMON4_SOFT_RST                          ( BIT(4) )
 112 #define BIT_PUB_BUSMON3_SOFT_RST                          ( BIT(3) )
 113 #define BIT_PUB_BUSMON2_SOFT_RST                          ( BIT(2) )
 114 #define BIT_PUB_BUSMON1_SOFT_RST                          ( BIT(1) )
 115 #define BIT_PUB_BUSMON0_SOFT_RST                          ( BIT(0) )
 116
 117 /* bits definitions for register REG_PUB_APB_DDR_EB */
 118
 119 /* bits definitions for register REG_PUB_APB_DDR_SOFT_RST */
 120
 121 /* bits definitions for register REG_PUB_APB_DDR_QOS_CFG1 */
 122 #define BITS_DMC_ARQOS_3(_X_)                             ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 123 #define BITS_DMC_AWQOS_3(_X_)                             ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 124 #define BITS_DMC_ARQOS_2(_X_)                             ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 125 #define BITS_DMC_AWQOS_2(_X_)                             ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 126 #define BITS_DMC_ARQOS_1(_X_)                             ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 127 #define BITS_DMC_AWQOS_1(_X_)                             ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 128 #define BITS_DMC_ARQOS_0(_X_)                             ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 129 #define BITS_DMC_AWQOS_0(_X_)                             ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 130
 131 /* bits definitions for register REG_PUB_APB_DDR_QOS_CFG2 */
 132 #define BITS_DMC_ARQOS_7(_X_)                             ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 133 #define BITS_DMC_AWQOS_7(_X_)                             ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 134 #define BITS_DMC_ARQOS_6(_X_)                             ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 135 #define BITS_DMC_AWQOS_6(_X_)                             ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 136 #define BITS_DMC_ARQOS_5(_X_)                             ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 137 #define BITS_DMC_AWQOS_5(_X_)                             ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 138 #define BITS_DMC_ARQOS_4(_X_)                             ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 139 #define BITS_DMC_AWQOS_4(_X_)                             ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 140
 141 /* bits definitions for register REG_PUB_APB_DDR_QOS_CFG3 */
 142 #define BITS_DMC_ARQOS_9(_X_)                             ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 143 #define BITS_DMC_AWQOS_9(_X_)                             ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 144 #define BITS_DMC_ARQOS_8(_X_)                             ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 145 #define BITS_DMC_AWQOS_8(_X_)                             ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 146
 147 /* bits definitions for register REG_PUB_APB_DDR_MRR_STATUS */
 148 #define BIT_DDRC_CO_RD_MRR_DATA_VALID                     ( BIT(8) )
 149 #define BITS_DDRC_CO_RD_MRR_DATA(_X_)                     ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 150
 151 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_SEL */
 152 #define BITS_DMC_ID_SEL(_X_)                              ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)|BIT(22)|BIT(23)|BIT(24)|BIT(25)) )
 153 #define BITS_DMC_QOS_SEL(_X_)                             ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)) )
 154
 155 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG0 */
 156 #define BITS_DMC_ARQOS_0_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 157 #define BITS_DMC_ARQOS_0_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 158 #define BITS_DMC_ARQOS_0_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 159 #define BITS_DMC_ARQOS_0_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 160 #define BITS_DMC_ARQOS_0_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 161 #define BITS_DMC_ARQOS_0_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 162 #define BITS_DMC_ARQOS_0_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 163 #define BITS_DMC_ARQOS_0_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 164
 165 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG1 */
 166 #define BITS_DMC_ARQOS_1_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 167 #define BITS_DMC_ARQOS_1_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 168 #define BITS_DMC_ARQOS_1_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 169 #define BITS_DMC_ARQOS_1_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 170 #define BITS_DMC_ARQOS_1_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 171 #define BITS_DMC_ARQOS_1_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 172 #define BITS_DMC_ARQOS_1_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 173 #define BITS_DMC_ARQOS_1_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 174
 175 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG2 */
 176 #define BITS_DMC_ARQOS_2_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 177 #define BITS_DMC_ARQOS_2_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 178 #define BITS_DMC_ARQOS_2_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 179 #define BITS_DMC_ARQOS_2_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 180 #define BITS_DMC_ARQOS_2_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 181 #define BITS_DMC_ARQOS_2_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 182 #define BITS_DMC_ARQOS_2_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 183 #define BITS_DMC_ARQOS_2_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 184
 185 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG3 */
 186 #define BITS_DMC_ARQOS_3_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 187 #define BITS_DMC_ARQOS_3_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 188 #define BITS_DMC_ARQOS_3_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 189 #define BITS_DMC_ARQOS_3_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 190 #define BITS_DMC_ARQOS_3_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 191 #define BITS_DMC_ARQOS_3_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 192 #define BITS_DMC_ARQOS_3_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 193 #define BITS_DMC_ARQOS_3_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 194
 195 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG4 */
 196 #define BITS_DMC_ARQOS_4_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 197 #define BITS_DMC_ARQOS_4_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 198 #define BITS_DMC_ARQOS_4_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 199 #define BITS_DMC_ARQOS_4_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 200 #define BITS_DMC_ARQOS_4_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 201 #define BITS_DMC_ARQOS_4_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 202 #define BITS_DMC_ARQOS_4_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 203 #define BITS_DMC_ARQOS_4_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 204
 205 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG5 */
 206 #define BITS_DMC_ARQOS_5_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 207 #define BITS_DMC_ARQOS_5_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 208 #define BITS_DMC_ARQOS_5_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 209 #define BITS_DMC_ARQOS_5_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 210 #define BITS_DMC_ARQOS_5_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 211 #define BITS_DMC_ARQOS_5_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 212 #define BITS_DMC_ARQOS_5_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 213 #define BITS_DMC_ARQOS_5_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 214
 215 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG6 */
 216 #define BITS_DMC_ARQOS_6_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 217 #define BITS_DMC_ARQOS_6_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 218 #define BITS_DMC_ARQOS_6_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 219 #define BITS_DMC_ARQOS_6_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 220 #define BITS_DMC_ARQOS_6_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 221 #define BITS_DMC_ARQOS_6_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 222 #define BITS_DMC_ARQOS_6_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 223 #define BITS_DMC_ARQOS_6_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 224
 225 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG7 */
 226 #define BITS_DMC_ARQOS_7_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 227 #define BITS_DMC_ARQOS_7_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 228 #define BITS_DMC_ARQOS_7_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 229 #define BITS_DMC_ARQOS_7_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 230 #define BITS_DMC_ARQOS_7_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 231 #define BITS_DMC_ARQOS_7_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 232 #define BITS_DMC_ARQOS_7_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 233 #define BITS_DMC_ARQOS_7_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 234
 235 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG8 */
 236 #define BITS_DMC_ARQOS_8_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 237 #define BITS_DMC_ARQOS_8_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 238 #define BITS_DMC_ARQOS_8_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 239 #define BITS_DMC_ARQOS_8_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 240 #define BITS_DMC_ARQOS_8_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 241 #define BITS_DMC_ARQOS_8_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 242 #define BITS_DMC_ARQOS_8_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 243 #define BITS_DMC_ARQOS_8_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 244
 245 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG9 */
 246 #define BITS_DMC_ARQOS_9_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 247 #define BITS_DMC_ARQOS_9_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 248 #define BITS_DMC_ARQOS_9_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 249 #define BITS_DMC_ARQOS_9_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 250 #define BITS_DMC_ARQOS_9_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 251 #define BITS_DMC_ARQOS_9_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 252 #define BITS_DMC_ARQOS_9_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 253 #define BITS_DMC_ARQOS_9_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 254
 255 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG0 */
 256 #define BITS_DMC_AWQOS_0_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 257 #define BITS_DMC_AWQOS_0_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 258 #define BITS_DMC_AWQOS_0_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 259 #define BITS_DMC_AWQOS_0_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 260 #define BITS_DMC_AWQOS_0_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 261 #define BITS_DMC_AWQOS_0_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 262 #define BITS_DMC_AWQOS_0_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 263 #define BITS_DMC_AWQOS_0_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 264
 265 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG1 */
 266 #define BITS_DMC_AWQOS_1_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 267 #define BITS_DMC_AWQOS_1_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 268 #define BITS_DMC_AWQOS_1_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 269 #define BITS_DMC_AWQOS_1_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 270 #define BITS_DMC_AWQOS_1_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 271 #define BITS_DMC_AWQOS_1_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 272 #define BITS_DMC_AWQOS_1_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 273 #define BITS_DMC_AWQOS_1_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 274
 275 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG2 */
 276 #define BITS_DMC_AWQOS_2_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 277 #define BITS_DMC_AWQOS_2_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 278 #define BITS_DMC_AWQOS_2_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 279 #define BITS_DMC_AWQOS_2_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 280 #define BITS_DMC_AWQOS_2_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 281 #define BITS_DMC_AWQOS_2_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 282 #define BITS_DMC_AWQOS_2_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 283 #define BITS_DMC_AWQOS_2_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 284
 285 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG3 */
 286 #define BITS_DMC_AWQOS_3_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 287 #define BITS_DMC_AWQOS_3_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 288 #define BITS_DMC_AWQOS_3_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 289 #define BITS_DMC_AWQOS_3_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 290 #define BITS_DMC_AWQOS_3_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 291 #define BITS_DMC_AWQOS_3_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 292 #define BITS_DMC_AWQOS_3_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 293 #define BITS_DMC_AWQOS_3_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 294
 295 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG4 */
 296 #define BITS_DMC_AWQOS_4_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 297 #define BITS_DMC_AWQOS_4_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 298 #define BITS_DMC_AWQOS_4_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 299 #define BITS_DMC_AWQOS_4_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 300 #define BITS_DMC_AWQOS_4_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 301 #define BITS_DMC_AWQOS_4_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 302 #define BITS_DMC_AWQOS_4_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 303 #define BITS_DMC_AWQOS_4_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 304
 305 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG5 */
 306 #define BITS_DMC_AWQOS_5_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 307 #define BITS_DMC_AWQOS_5_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 308 #define BITS_DMC_AWQOS_5_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 309 #define BITS_DMC_AWQOS_5_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 310 #define BITS_DMC_AWQOS_5_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 311 #define BITS_DMC_AWQOS_5_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 312 #define BITS_DMC_AWQOS_5_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 313 #define BITS_DMC_AWQOS_5_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 314
 315 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG6 */
 316 #define BITS_DMC_AWQOS_6_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 317 #define BITS_DMC_AWQOS_6_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 318 #define BITS_DMC_AWQOS_6_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 319 #define BITS_DMC_AWQOS_6_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 320 #define BITS_DMC_AWQOS_6_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 321 #define BITS_DMC_AWQOS_6_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 322 #define BITS_DMC_AWQOS_6_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 323 #define BITS_DMC_AWQOS_6_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 324
 325 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG7 */
 326 #define BITS_DMC_AWQOS_7_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 327 #define BITS_DMC_AWQOS_7_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 328 #define BITS_DMC_AWQOS_7_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 329 #define BITS_DMC_AWQOS_7_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 330 #define BITS_DMC_AWQOS_7_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 331 #define BITS_DMC_AWQOS_7_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 332 #define BITS_DMC_AWQOS_7_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 333 #define BITS_DMC_AWQOS_7_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 334
 335 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG8 */
 336 #define BITS_DMC_AWQOS_8_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 337 #define BITS_DMC_AWQOS_8_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 338 #define BITS_DMC_AWQOS_8_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 339 #define BITS_DMC_AWQOS_8_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 340 #define BITS_DMC_AWQOS_8_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 341 #define BITS_DMC_AWQOS_8_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 342 #define BITS_DMC_AWQOS_8_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 343 #define BITS_DMC_AWQOS_8_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 344
 345 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG9 */
 346 #define BITS_DMC_AWQOS_9_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 347 #define BITS_DMC_AWQOS_9_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )
 348 #define BITS_DMC_AWQOS_9_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 349 #define BITS_DMC_AWQOS_9_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 350 #define BITS_DMC_AWQOS_9_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 351 #define BITS_DMC_AWQOS_9_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 352 #define BITS_DMC_AWQOS_9_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 353 #define BITS_DMC_AWQOS_9_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 354
 355 /* bits definitions for register REG_PUB_APB_DFI_TIMEOUT_CFG */
 356 #define BITS_DFI_TIMEOUT_THRESHOLD(_X_)                   ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 357 #define BITS_DFI_TIMEOUT_CLR(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 358 #define BITS_DFI_TIMEOUT_EN(_X_)                          ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 359
 360 /* bits definitions for register REG_PUB_APB_DFI_TIMEOUT_STATUS */
 361 #define BITS_DFI_TIMEOUT_STATUS(_X_)                      ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 362
 363 /* bits definitions for register REG_PUB_APB_DFI_TIMEOUT_EN_CNT */
 364 #define BITS_DFI_TIMEOUT_EN3_CNT(_X_)                     ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 365 #define BITS_DFI_TIMEOUT_EN2_CNT(_X_)                     ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 366 #define BITS_DFI_TIMEOUT_EN1_CNT(_X_)                     ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 367 #define BITS_DFI_TIMEOUT_EN0_CNT(_X_)                     ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 368
 369 /* bits definitions for register REG_PUB_APB_DFI_TIMEOUT_VALID_CNT */
 370 #define BITS_DFI_TIMEOUT_VALID3_CNT(_X_)                  ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 371 #define BITS_DFI_TIMEOUT_VALID2_CNT(_X_)                  ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)|BIT(22)|BIT(23)) )
 372 #define BITS_DFI_TIMEOUT_VALID1_CNT(_X_)                  ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 373 #define BITS_DFI_TIMEOUT_VALID0_CNT(_X_)                  ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 374
 375 /* bits definitions for register REG_PUB_APB_DFI_BW_CTRL */
 376 #define BITS_PUB_APB_DFI_BW_INT_THR(_X_)                        ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 377 #define BIT_PUB_APB_DFI_BW_INT_EN                               ( BIT(16) )
 378 #define BITS_PUB_APB_DFI_BW_THR_SEL(_X_)                        ( (_X_) << 8 & (BIT(8)|BIT(9)) )
 379 #define BIT_PUB_APB_DFI_BW_EN                                   ( BIT(0) )
 380
 381 /* bits definitions for register REG_PUB_APB_DFI_BW_STS */
 382 #define BITS_PUB_APB_DFI_BW_THR_SEL_NEW(_X_)                    ( (_X_) << 30 & (BIT(30)|BIT(31)) )
 383 #define BITS_PUB_APB_DFI_BW(_X_)                                ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)|BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)|BIT(22)|BIT(23)|BIT(24)|BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)) )
 384
 385 /* bits definitions for register REG_PUB_APB_DFI_BW_THR0 */
 386 #define BITS_PUB_APB_DFI_BW_THR0(_X_)                           (_X_)
 387
 388 /* bits definitions for register REG_PUB_APB_DFI_BW_THR1 */
 389 #define BITS_PUB_APB_DFI_BW_THR1(_X_)                           (_X_)
 390
 391 /* bits definitions for register REG_PUB_APB_DFI_BW_THR2 */
 392 #define BITS_PUB_APB_DFI_BW_THR2(_X_)                           (_X_)
 393
 394 /* bits definitions for register REG_PUB_APB_DFI_BW_THR3 */
 395 #define BITS_PUB_APB_DFI_BW_THR3(_X_)                           (_X_)
 396
 397 /* bits definitions for register REG_PUB_APB_DFI_BW_TWIN */
 398 #define BITS_PUB_APB_DFI_BW_TWIN(_X_)                           (_X_)
 399
 400 /* bits definitions for register REG_PUB_APB_DMC_PORT_REMAP_EN */
 401 #define BITS_DMC_PORTS_REMAP_EN(_X_)                      ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)|BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 402
 403 /* bits definitions for register REG_PUB_APB_DMC_PORTS_MPU_EN */
 404 #define BITS_DMC_PORTS_MPU_EN(_X_)                        ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)|BIT(16)|BIT(17)|BIT(18)|BIT(19)) )
 405
 406 /* bits definitions for register REG_PUB_APB_DMC_PORT0_ADDR_REMAP */
 407 #define BITS_DMC_PORT0_ADDR_REMAP(_X_)                    (_X_)
 408
 409 /* bits definitions for register REG_PUB_APB_DMC_PORT1_ADDR_REMAP */
 410 #define BITS_DMC_PORT1_ADDR_REMAP(_X_)                    (_X_)
 411
 412 /* bits definitions for register REG_PUB_APB_DMC_PORT2_ADDR_REMAP */
 413 #define BITS_DMC_PORT2_ADDR_REMAP(_X_)                    (_X_)
 414
 415 /* bits definitions for register REG_PUB_APB_DMC_PORT3_ADDR_REMAP */
 416 #define BITS_DMC_PORT3_ADDR_REMAP(_X_)                    (_X_)
 417
 418 /* bits definitions for register REG_PUB_APB_DMC_PORT4_ADDR_REMAP */
 419 #define BITS_DMC_PORT4_ADDR_REMAP(_X_)                    (_X_)
 420
 421 /* bits definitions for register REG_PUB_APB_DMC_PORT5_ADDR_REMAP */
 422 #define BITS_DMC_PORT5_ADDR_REMAP(_X_)                    (_X_)
 423
 424 /* bits definitions for register REG_PUB_APB_DMC_PORT6_ADDR_REMAP */
 425 #define BITS_DMC_PORT6_ADDR_REMAP(_X_)                    (_X_)
 426
 427 /* bits definitions for register REG_PUB_APB_DMC_PORT7_ADDR_REMAP */
 428 #define BITS_DMC_PORT7_ADDR_REMAP(_X_)                    (_X_)
 429
 430 /* bits definitions for register REG_PUB_APB_DMC_PORT8_ADDR_REMAP */
 431 #define BITS_DMC_PORT8_ADDR_REMAP(_X_)                    (_X_)
 432
 433 /* bits definitions for register REG_PUB_APB_DMC_PORT9_ADDR_REMAP */
 434 #define BITS_DMC_PORT9_ADDR_REMAP(_X_)                    (_X_)
 435
 436 /* bits definitions for register REG_PUB_APB_DMC_PORT0_MPU_RANGE */
 437 #define BITS_DMC_PORT0_MPU_RANGE(_X_)                     (_X_)
 438
 439 /* bits definitions for register REG_PUB_APB_DMC_PORT1_MPU_RANGE */
 440 #define BITS_DMC_PORT1_MPU_RANGE(_X_)                     (_X_)
 441
 442 /* bits definitions for register REG_PUB_APB_DMC_PORT2_MPU_RANGE */
 443 #define BITS_DMC_PORT2_MPU_RANGE(_X_)                     (_X_)
 444
 445 /* bits definitions for register REG_PUB_APB_DMC_PORT3_MPU_RANGE */
 446 #define BITS_DMC_PORT3_MPU_RANGE(_X_)                     (_X_)
 447
 448 /* bits definitions for register REG_PUB_APB_DMC_PORT4_MPU_RANGE */
 449 #define BITS_DMC_PORT4_MPU_RANGE(_X_)                     (_X_)
 450
 451 /* bits definitions for register REG_PUB_APB_DMC_PORT5_MPU_RANGE */
 452 #define BITS_DMC_PORT5_MPU_RANGE(_X_)                     (_X_)
 453
 454 /* bits definitions for register REG_PUB_APB_DMC_PORT6_MPU_RANGE */
 455 #define BITS_DMC_PORT6_MPU_RANGE(_X_)                     (_X_)
 456
 457 /* bits definitions for register REG_PUB_APB_DMC_PORT7_MPU_RANGE */
 458 #define BITS_DMC_PORT7_MPU_RANGE(_X_)                     (_X_)
 459
 460 /* bits definitions for register REG_PUB_APB_DMC_PORT8_MPU_RANGE */
 461 #define BITS_DMC_PORT8_MPU_RANGE(_X_)                     (_X_)
 462
 463 /* bits definitions for register REG_PUB_APB_DMC_PORT9_MPU_RANGE */
 464 #define BITS_DMC_PORT9_MPU_RANGE(_X_)                     (_X_)
 465
 466 /* bits definitions for register REG_PUB_APB_DMC_PORT0_DUMP_ADDR */
 467 #define BITS_DMC_PORT0_DUMP_ADDR(_X_)                     (_X_)
 468
 469 /* bits definitions for register REG_PUB_APB_DMC_PORT1_DUMP_ADDR */
 470 #define BITS_DMC_PORT1_DUMP_ADDR(_X_)                     (_X_)
 471
 472 /* bits definitions for register REG_PUB_APB_DMC_PORT2_DUMP_ADDR */
 473 #define BITS_DMC_PORT2_DUMP_ADDR(_X_)                     (_X_)
 474
 475 /* bits definitions for register REG_PUB_APB_DMC_PORT3_DUMP_ADDR */
 476 #define BITS_DMC_PORT3_DUMP_ADDR(_X_)                     (_X_)
 477
 478 /* bits definitions for register REG_PUB_APB_DMC_PORT4_DUMP_ADDR */
 479 #define BITS_DMC_PORT4_DUMP_ADDR(_X_)                     (_X_)
 480
 481 /* bits definitions for register REG_PUB_APB_DMC_PORT5_DUMP_ADDR */
 482 #define BITS_DMC_PORT5_DUMP_ADDR(_X_)                     (_X_)
 483
 484 /* bits definitions for register REG_PUB_APB_DMC_PORT6_DUMP_ADDR */
 485 #define BITS_DMC_PORT6_DUMP_ADDR(_X_)                     (_X_)
 486
 487 /* bits definitions for register REG_PUB_APB_DMC_PORT7_DUMP_ADDR */
 488 #define BITS_DMC_PORT7_DUMP_ADDR(_X_)                     (_X_)
 489
 490 /* bits definitions for register REG_PUB_APB_DMC_PORT8_DUMP_ADDR */
 491 #define BITS_DMC_PORT8_DUMP_ADDR(_X_)                     (_X_)
 492
 493 /* bits definitions for register REG_PUB_APB_DMC_PORT9_DUMP_ADDR */
 494 #define BITS_DMC_PORT9_DUMP_ADDR(_X_)                     (_X_)
 495
 496 #endif