arch/arm/include/asm/arch-sc8830/chip_x20/__regs_pub_apb.h

   1 /*\r
   2  * Copyright (C) 2014-2015 Spreadtrum Communications Inc.\r
   3  *\r
   4  * This file is dual-licensed: you can use it either under the terms\r
   5  * of the GPL or the X11 license, at your option. Note that this dual\r
   6  * licensing only applies to this file, and not this project as a\r
   7  * whole.\r
   8  *\r
   9  */\r
  10 \r
  11 //#ifndef __SCI_GLB_REGS_H__\r
  12 //#error  "Don't include this file directly, Pls include sci_glb_regs.h"\r
  13 //#endif\r
  14 \r
  15 \r
  16 #ifndef __H_REGS_PUB_APB_HEADFILE_H__\r
  17 #define __H_REGS_PUB_APB_HEADFILE_H__ __FILE__\r
  18 \r
  19 #define REGS_PUB_APB\r
  20 \r
  21 /* registers definitions for PUB_APB */\r
  22 #define REG_PUB_APB_BUSMON_CNT_START                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0000)\r
  23 #define REG_PUB_APB_BUSMON_CFG                            SCI_ADDR(REGS_PUB_APB_BASE, 0x0004)\r
  24 #define REG_PUB_APB_DDR_EB                                SCI_ADDR(REGS_PUB_APB_BASE, 0x0008)\r
  25 #define REG_PUB_APB_DDR_SOFT_RST                          SCI_ADDR(REGS_PUB_APB_BASE, 0x000C)\r
  26 #define REG_PUB_APB_DDR_QOS_CFG1                          SCI_ADDR(REGS_PUB_APB_BASE, 0x0010)\r
  27 #define REG_PUB_APB_DDR_QOS_CFG2                          SCI_ADDR(REGS_PUB_APB_BASE, 0x0014)\r
  28 #define REG_PUB_APB_DDR_QOS_CFG3                          SCI_ADDR(REGS_PUB_APB_BASE, 0x0018)\r
  29 #define REG_PUB_APB_DDR_MRR_STATUS                        SCI_ADDR(REGS_PUB_APB_BASE, 0x001C)\r
  30 #define REG_PUB_APB_DDR_ID2QOS_SEL                        SCI_ADDR(REGS_PUB_APB_BASE, 0x003C)\r
  31 #define REG_PUB_APB_DDR_ID2QOS_RCFG0                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0040)\r
  32 #define REG_PUB_APB_DDR_ID2QOS_RCFG1                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0044)\r
  33 #define REG_PUB_APB_DDR_ID2QOS_RCFG2                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0048)\r
  34 #define REG_PUB_APB_DDR_ID2QOS_RCFG3                      SCI_ADDR(REGS_PUB_APB_BASE, 0x004c)\r
  35 #define REG_PUB_APB_DDR_ID2QOS_RCFG4                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0050)\r
  36 #define REG_PUB_APB_DDR_ID2QOS_RCFG5                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0054)\r
  37 #define REG_PUB_APB_DDR_ID2QOS_RCFG6                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0058)\r
  38 #define REG_PUB_APB_DDR_ID2QOS_RCFG7                      SCI_ADDR(REGS_PUB_APB_BASE, 0x005c)\r
  39 #define REG_PUB_APB_DDR_ID2QOS_RCFG8                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0060)\r
  40 #define REG_PUB_APB_DDR_ID2QOS_RCFG9                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0064)\r
  41 #define REG_PUB_APB_DDR_ID2QOS_WCFG0                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0080)\r
  42 #define REG_PUB_APB_DDR_ID2QOS_WCFG1                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0084)\r
  43 #define REG_PUB_APB_DDR_ID2QOS_WCFG2                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0088)\r
  44 #define REG_PUB_APB_DDR_ID2QOS_WCFG3                      SCI_ADDR(REGS_PUB_APB_BASE, 0x008c)\r
  45 #define REG_PUB_APB_DDR_ID2QOS_WCFG4                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0090)\r
  46 #define REG_PUB_APB_DDR_ID2QOS_WCFG5                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0094)\r
  47 #define REG_PUB_APB_DDR_ID2QOS_WCFG6                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0098)\r
  48 #define REG_PUB_APB_DDR_ID2QOS_WCFG7                      SCI_ADDR(REGS_PUB_APB_BASE, 0x009c)\r
  49 #define REG_PUB_APB_DDR_ID2QOS_WCFG8                      SCI_ADDR(REGS_PUB_APB_BASE, 0x00a0)\r
  50 #define REG_PUB_APB_DDR_ID2QOS_WCFG9                      SCI_ADDR(REGS_PUB_APB_BASE, 0x00a4)\r
  51 #define REG_PUB_APB_DFI_TIMEOUT_CFG                       SCI_ADDR(REGS_PUB_APB_BASE, 0x0100)\r
  52 #define REG_PUB_APB_DFI_TIMEOUT_STATUS                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0104)\r
  53 #define REG_PUB_APB_DFI_TIMEOUT_EN_CNT                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0108)\r
  54 #define REG_PUB_APB_DFI_TIMEOUT_VALID_CNT                 SCI_ADDR(REGS_PUB_APB_BASE, 0x010c)\r
  55 #define REG_PUB_APB_DMC_PORT_REMAP_EN                     SCI_ADDR(REGS_PUB_APB_BASE, 0x3000)\r
  56 #define REG_PUB_APB_DMC_PORTS_MPU_EN                      SCI_ADDR(REGS_PUB_APB_BASE, 0x3004)\r
  57 #define REG_PUB_APB_DMC_PORT0_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x3008)\r
  58 #define REG_PUB_APB_DMC_PORT1_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x300C)\r
  59 #define REG_PUB_APB_DMC_PORT2_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x3010)\r
  60 #define REG_PUB_APB_DMC_PORT3_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x3014)\r
  61 #define REG_PUB_APB_DMC_PORT4_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x3018)\r
  62 #define REG_PUB_APB_DMC_PORT5_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x301C)\r
  63 #define REG_PUB_APB_DMC_PORT6_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x3020)\r
  64 #define REG_PUB_APB_DMC_PORT7_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x3024)\r
  65 #define REG_PUB_APB_DMC_PORT8_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x3028)\r
  66 #define REG_PUB_APB_DMC_PORT9_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x302C)\r
  67 #define REG_PUB_APB_DMC_PORT0_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3030)\r
  68 #define REG_PUB_APB_DMC_PORT1_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3034)\r
  69 #define REG_PUB_APB_DMC_PORT2_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3038)\r
  70 #define REG_PUB_APB_DMC_PORT3_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x303C)\r
  71 #define REG_PUB_APB_DMC_PORT4_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3040)\r
  72 #define REG_PUB_APB_DMC_PORT5_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3044)\r
  73 #define REG_PUB_APB_DMC_PORT6_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3048)\r
  74 #define REG_PUB_APB_DMC_PORT7_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3050)\r
  75 #define REG_PUB_APB_DMC_PORT8_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3054)\r
  76 #define REG_PUB_APB_DMC_PORT9_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3058)\r
  77 #define REG_PUB_APB_DMC_PORT0_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x305C)\r
  78 #define REG_PUB_APB_DMC_PORT1_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3060)\r
  79 #define REG_PUB_APB_DMC_PORT2_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3064)\r
  80 #define REG_PUB_APB_DMC_PORT3_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3068)\r
  81 #define REG_PUB_APB_DMC_PORT4_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x306C)\r
  82 #define REG_PUB_APB_DMC_PORT5_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3070)\r
  83 #define REG_PUB_APB_DMC_PORT6_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3074)\r
  84 #define REG_PUB_APB_DMC_PORT7_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3078)\r
  85 #define REG_PUB_APB_DMC_PORT8_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x307C)\r
  86 #define REG_PUB_APB_DMC_PORT9_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3080)\r
  87 \r
  88 \r
  89 \r
  90 /* bits definitions for register REG_PUB_APB_BUSMON_CNT_START */\r
  91 #define BIT_PUB_BUSMON_CNT_START                          ( BIT(0) )\r
  92 \r
  93 /* bits definitions for register REG_PUB_APB_BUSMON_CFG */\r
  94 #define BIT_PUB_BUSMON9_EB                                ( BIT(25) )\r
  95 #define BIT_PUB_BUSMON8_EB                                ( BIT(24) )\r
  96 #define BIT_PUB_BUSMON7_EB                                ( BIT(23) )\r
  97 #define BIT_PUB_BUSMON6_EB                                ( BIT(22) )\r
  98 #define BIT_PUB_BUSMON5_EB                                ( BIT(21) )\r
  99 #define BIT_PUB_BUSMON4_EB                                ( BIT(20) )\r
 100 #define BIT_PUB_BUSMON3_EB                                ( BIT(19) )\r
 101 #define BIT_PUB_BUSMON2_EB                                ( BIT(18) )\r
 102 #define BIT_PUB_BUSMON1_EB                                ( BIT(17) )\r
 103 #define BIT_PUB_BUSMON0_EB                                ( BIT(16) )\r
 104 #define BIT_PUB_BUSMON9_SOFT_RST                          ( BIT(9) )\r
 105 #define BIT_PUB_BUSMON8_SOFT_RST                          ( BIT(8) )\r
 106 #define BIT_PUB_BUSMON7_SOFT_RST                          ( BIT(7) )\r
 107 #define BIT_PUB_BUSMON6_SOFT_RST                          ( BIT(6) )\r
 108 #define BIT_PUB_BUSMON5_SOFT_RST                          ( BIT(5) )\r
 109 #define BIT_PUB_BUSMON4_SOFT_RST                          ( BIT(4) )\r
 110 #define BIT_PUB_BUSMON3_SOFT_RST                          ( BIT(3) )\r
 111 #define BIT_PUB_BUSMON2_SOFT_RST                          ( BIT(2) )\r
 112 #define BIT_PUB_BUSMON1_SOFT_RST                          ( BIT(1) )\r
 113 #define BIT_PUB_BUSMON0_SOFT_RST                          ( BIT(0) )\r
 114 \r
 115 /* bits definitions for register REG_PUB_APB_DDR_EB */\r
 116 \r
 117 /* bits definitions for register REG_PUB_APB_DDR_SOFT_RST */\r
 118 \r
 119 /* bits definitions for register REG_PUB_APB_DDR_QOS_CFG1 */\r
 120 #define BITS_DMC_ARQOS_3(_X_)                             ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 121 #define BITS_DMC_AWQOS_3(_X_)                             ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 122 #define BITS_DMC_ARQOS_2(_X_)                             ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 123 #define BITS_DMC_AWQOS_2(_X_)                             ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 124 #define BITS_DMC_ARQOS_1(_X_)                             ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 125 #define BITS_DMC_AWQOS_1(_X_)                             ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 126 #define BITS_DMC_ARQOS_0(_X_)                             ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 127 #define BITS_DMC_AWQOS_0(_X_)                             ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 128 \r
 129 /* bits definitions for register REG_PUB_APB_DDR_QOS_CFG2 */\r
 130 #define BITS_DMC_ARQOS_7(_X_)                             ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 131 #define BITS_DMC_AWQOS_7(_X_)                             ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 132 #define BITS_DMC_ARQOS_6(_X_)                             ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 133 #define BITS_DMC_AWQOS_6(_X_)                             ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 134 #define BITS_DMC_ARQOS_5(_X_)                             ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 135 #define BITS_DMC_AWQOS_5(_X_)                             ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 136 #define BITS_DMC_ARQOS_4(_X_)                             ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 137 #define BITS_DMC_AWQOS_4(_X_)                             ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 138 \r
 139 /* bits definitions for register REG_PUB_APB_DDR_QOS_CFG3 */\r
 140 #define BITS_DMC_ARQOS_9(_X_)                             ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 141 #define BITS_DMC_AWQOS_9(_X_)                             ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 142 #define BITS_DMC_ARQOS_8(_X_)                             ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 143 #define BITS_DMC_AWQOS_8(_X_)                             ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 144 \r
 145 /* bits definitions for register REG_PUB_APB_DDR_MRR_STATUS */\r
 146 #define BIT_DDRC_CO_RD_MRR_DATA_VALID                     ( BIT(8) )\r
 147 #define BITS_DDRC_CO_RD_MRR_DATA(_X_)                     ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 148 \r
 149 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_SEL */\r
 150 #define BITS_DMC_ID_SEL(_X_)                              ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)|BIT(22)|BIT(23)|BIT(24)|BIT(25)) )\r
 151 #define BITS_DMC_QOS_SEL(_X_)                             ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)) )\r
 152 \r
 153 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG0 */\r
 154 #define BITS_DMC_ARQOS_0_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 155 #define BITS_DMC_ARQOS_0_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 156 #define BITS_DMC_ARQOS_0_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 157 #define BITS_DMC_ARQOS_0_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 158 #define BITS_DMC_ARQOS_0_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 159 #define BITS_DMC_ARQOS_0_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 160 #define BITS_DMC_ARQOS_0_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 161 #define BITS_DMC_ARQOS_0_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 162 \r
 163 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG1 */\r
 164 #define BITS_DMC_ARQOS_1_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 165 #define BITS_DMC_ARQOS_1_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 166 #define BITS_DMC_ARQOS_1_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 167 #define BITS_DMC_ARQOS_1_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 168 #define BITS_DMC_ARQOS_1_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 169 #define BITS_DMC_ARQOS_1_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 170 #define BITS_DMC_ARQOS_1_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 171 #define BITS_DMC_ARQOS_1_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 172 \r
 173 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG2 */\r
 174 #define BITS_DMC_ARQOS_2_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 175 #define BITS_DMC_ARQOS_2_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 176 #define BITS_DMC_ARQOS_2_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 177 #define BITS_DMC_ARQOS_2_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 178 #define BITS_DMC_ARQOS_2_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 179 #define BITS_DMC_ARQOS_2_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 180 #define BITS_DMC_ARQOS_2_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 181 #define BITS_DMC_ARQOS_2_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 182 \r
 183 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG3 */\r
 184 #define BITS_DMC_ARQOS_3_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 185 #define BITS_DMC_ARQOS_3_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 186 #define BITS_DMC_ARQOS_3_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 187 #define BITS_DMC_ARQOS_3_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 188 #define BITS_DMC_ARQOS_3_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 189 #define BITS_DMC_ARQOS_3_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 190 #define BITS_DMC_ARQOS_3_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 191 #define BITS_DMC_ARQOS_3_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 192 \r
 193 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG4 */\r
 194 #define BITS_DMC_ARQOS_4_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 195 #define BITS_DMC_ARQOS_4_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 196 #define BITS_DMC_ARQOS_4_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 197 #define BITS_DMC_ARQOS_4_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 198 #define BITS_DMC_ARQOS_4_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 199 #define BITS_DMC_ARQOS_4_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 200 #define BITS_DMC_ARQOS_4_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 201 #define BITS_DMC_ARQOS_4_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 202 \r
 203 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG5 */\r
 204 #define BITS_DMC_ARQOS_5_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 205 #define BITS_DMC_ARQOS_5_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 206 #define BITS_DMC_ARQOS_5_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 207 #define BITS_DMC_ARQOS_5_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 208 #define BITS_DMC_ARQOS_5_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 209 #define BITS_DMC_ARQOS_5_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 210 #define BITS_DMC_ARQOS_5_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 211 #define BITS_DMC_ARQOS_5_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 212 \r
 213 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG6 */\r
 214 #define BITS_DMC_ARQOS_6_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 215 #define BITS_DMC_ARQOS_6_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 216 #define BITS_DMC_ARQOS_6_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 217 #define BITS_DMC_ARQOS_6_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 218 #define BITS_DMC_ARQOS_6_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 219 #define BITS_DMC_ARQOS_6_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 220 #define BITS_DMC_ARQOS_6_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 221 #define BITS_DMC_ARQOS_6_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 222 \r
 223 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG7 */\r
 224 #define BITS_DMC_ARQOS_7_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 225 #define BITS_DMC_ARQOS_7_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 226 #define BITS_DMC_ARQOS_7_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 227 #define BITS_DMC_ARQOS_7_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 228 #define BITS_DMC_ARQOS_7_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 229 #define BITS_DMC_ARQOS_7_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 230 #define BITS_DMC_ARQOS_7_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 231 #define BITS_DMC_ARQOS_7_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 232 \r
 233 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG8 */\r
 234 #define BITS_DMC_ARQOS_8_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 235 #define BITS_DMC_ARQOS_8_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 236 #define BITS_DMC_ARQOS_8_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 237 #define BITS_DMC_ARQOS_8_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 238 #define BITS_DMC_ARQOS_8_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 239 #define BITS_DMC_ARQOS_8_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 240 #define BITS_DMC_ARQOS_8_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 241 #define BITS_DMC_ARQOS_8_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 242 \r
 243 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG9 */\r
 244 #define BITS_DMC_ARQOS_9_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 245 #define BITS_DMC_ARQOS_9_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 246 #define BITS_DMC_ARQOS_9_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 247 #define BITS_DMC_ARQOS_9_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 248 #define BITS_DMC_ARQOS_9_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 249 #define BITS_DMC_ARQOS_9_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 250 #define BITS_DMC_ARQOS_9_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 251 #define BITS_DMC_ARQOS_9_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 252 \r
 253 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG0 */\r
 254 #define BITS_DMC_AWQOS_0_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 255 #define BITS_DMC_AWQOS_0_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 256 #define BITS_DMC_AWQOS_0_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 257 #define BITS_DMC_AWQOS_0_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 258 #define BITS_DMC_AWQOS_0_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 259 #define BITS_DMC_AWQOS_0_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 260 #define BITS_DMC_AWQOS_0_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 261 #define BITS_DMC_AWQOS_0_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 262 \r
 263 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG1 */\r
 264 #define BITS_DMC_AWQOS_1_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 265 #define BITS_DMC_AWQOS_1_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 266 #define BITS_DMC_AWQOS_1_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 267 #define BITS_DMC_AWQOS_1_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 268 #define BITS_DMC_AWQOS_1_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 269 #define BITS_DMC_AWQOS_1_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 270 #define BITS_DMC_AWQOS_1_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 271 #define BITS_DMC_AWQOS_1_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 272 \r
 273 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG2 */\r
 274 #define BITS_DMC_AWQOS_2_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 275 #define BITS_DMC_AWQOS_2_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 276 #define BITS_DMC_AWQOS_2_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 277 #define BITS_DMC_AWQOS_2_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 278 #define BITS_DMC_AWQOS_2_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 279 #define BITS_DMC_AWQOS_2_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 280 #define BITS_DMC_AWQOS_2_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 281 #define BITS_DMC_AWQOS_2_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 282 \r
 283 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG3 */\r
 284 #define BITS_DMC_AWQOS_3_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 285 #define BITS_DMC_AWQOS_3_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 286 #define BITS_DMC_AWQOS_3_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 287 #define BITS_DMC_AWQOS_3_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 288 #define BITS_DMC_AWQOS_3_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 289 #define BITS_DMC_AWQOS_3_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 290 #define BITS_DMC_AWQOS_3_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 291 #define BITS_DMC_AWQOS_3_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 292 \r
 293 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG4 */\r
 294 #define BITS_DMC_AWQOS_4_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 295 #define BITS_DMC_AWQOS_4_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 296 #define BITS_DMC_AWQOS_4_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 297 #define BITS_DMC_AWQOS_4_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 298 #define BITS_DMC_AWQOS_4_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 299 #define BITS_DMC_AWQOS_4_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 300 #define BITS_DMC_AWQOS_4_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 301 #define BITS_DMC_AWQOS_4_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 302 \r
 303 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG5 */\r
 304 #define BITS_DMC_AWQOS_5_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 305 #define BITS_DMC_AWQOS_5_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 306 #define BITS_DMC_AWQOS_5_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 307 #define BITS_DMC_AWQOS_5_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 308 #define BITS_DMC_AWQOS_5_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 309 #define BITS_DMC_AWQOS_5_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 310 #define BITS_DMC_AWQOS_5_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 311 #define BITS_DMC_AWQOS_5_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 312 \r
 313 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG6 */\r
 314 #define BITS_DMC_AWQOS_6_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 315 #define BITS_DMC_AWQOS_6_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 316 #define BITS_DMC_AWQOS_6_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 317 #define BITS_DMC_AWQOS_6_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 318 #define BITS_DMC_AWQOS_6_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 319 #define BITS_DMC_AWQOS_6_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 320 #define BITS_DMC_AWQOS_6_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 321 #define BITS_DMC_AWQOS_6_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 322 \r
 323 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG7 */\r
 324 #define BITS_DMC_AWQOS_7_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 325 #define BITS_DMC_AWQOS_7_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 326 #define BITS_DMC_AWQOS_7_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 327 #define BITS_DMC_AWQOS_7_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 328 #define BITS_DMC_AWQOS_7_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 329 #define BITS_DMC_AWQOS_7_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 330 #define BITS_DMC_AWQOS_7_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 331 #define BITS_DMC_AWQOS_7_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 332 \r
 333 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG8 */\r
 334 #define BITS_DMC_AWQOS_8_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 335 #define BITS_DMC_AWQOS_8_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 336 #define BITS_DMC_AWQOS_8_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 337 #define BITS_DMC_AWQOS_8_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 338 #define BITS_DMC_AWQOS_8_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 339 #define BITS_DMC_AWQOS_8_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 340 #define BITS_DMC_AWQOS_8_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 341 #define BITS_DMC_AWQOS_8_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 342 \r
 343 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG9 */\r
 344 #define BITS_DMC_AWQOS_9_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 345 #define BITS_DMC_AWQOS_9_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
 346 #define BITS_DMC_AWQOS_9_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 347 #define BITS_DMC_AWQOS_9_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 348 #define BITS_DMC_AWQOS_9_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 349 #define BITS_DMC_AWQOS_9_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
 350 #define BITS_DMC_AWQOS_9_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 351 #define BITS_DMC_AWQOS_9_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 352 \r
 353 /* bits definitions for register REG_PUB_APB_DFI_TIMEOUT_CFG */\r
 354 #define BITS_DFI_TIMEOUT_THRESHOLD(_X_)                   ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 355 #define BITS_DFI_TIMEOUT_CLR(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 356 #define BITS_DFI_TIMEOUT_EN(_X_)                          ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 357 \r
 358 /* bits definitions for register REG_PUB_APB_DFI_TIMEOUT_STATUS */\r
 359 #define BITS_DFI_TIMEOUT_STATUS(_X_)                      ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
 360 \r
 361 /* bits definitions for register REG_PUB_APB_DFI_TIMEOUT_EN_CNT */\r
 362 #define BITS_DFI_TIMEOUT_EN3_CNT(_X_)                     ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 363 #define BITS_DFI_TIMEOUT_EN2_CNT(_X_)                     ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 364 #define BITS_DFI_TIMEOUT_EN1_CNT(_X_)                     ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 365 #define BITS_DFI_TIMEOUT_EN0_CNT(_X_)                     ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 366 \r
 367 /* bits definitions for register REG_PUB_APB_DFI_TIMEOUT_VALID_CNT */\r
 368 #define BITS_DFI_TIMEOUT_VALID3_CNT(_X_)                  ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 369 #define BITS_DFI_TIMEOUT_VALID2_CNT(_X_)                  ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
 370 #define BITS_DFI_TIMEOUT_VALID1_CNT(_X_)                  ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 371 #define BITS_DFI_TIMEOUT_VALID0_CNT(_X_)                  ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
 372 \r
 373 /* bits definitions for register REG_PUB_APB_DMC_PORT_REMAP_EN */\r
 374 #define BITS_DMC_PORTS_REMAP_EN(_X_)                      ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)|BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 375 \r
 376 /* bits definitions for register REG_PUB_APB_DMC_PORTS_MPU_EN */\r
 377 #define BITS_DMC_PORTS_MPU_EN(_X_)                        ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)|BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
 378 \r
 379 /* bits definitions for register REG_PUB_APB_DMC_PORT0_ADDR_REMAP */\r
 380 #define BITS_DMC_PORT0_ADDR_REMAP(_X_)                    (_X_)\r
 381 \r
 382 /* bits definitions for register REG_PUB_APB_DMC_PORT1_ADDR_REMAP */\r
 383 #define BITS_DMC_PORT1_ADDR_REMAP(_X_)                    (_X_)\r
 384 \r
 385 /* bits definitions for register REG_PUB_APB_DMC_PORT2_ADDR_REMAP */\r
 386 #define BITS_DMC_PORT2_ADDR_REMAP(_X_)                    (_X_)\r
 387 \r
 388 /* bits definitions for register REG_PUB_APB_DMC_PORT3_ADDR_REMAP */\r
 389 #define BITS_DMC_PORT3_ADDR_REMAP(_X_)                    (_X_)\r
 390 \r
 391 /* bits definitions for register REG_PUB_APB_DMC_PORT4_ADDR_REMAP */\r
 392 #define BITS_DMC_PORT4_ADDR_REMAP(_X_)                    (_X_)\r
 393 \r
 394 /* bits definitions for register REG_PUB_APB_DMC_PORT5_ADDR_REMAP */\r
 395 #define BITS_DMC_PORT5_ADDR_REMAP(_X_)                    (_X_)\r
 396 \r
 397 /* bits definitions for register REG_PUB_APB_DMC_PORT6_ADDR_REMAP */\r
 398 #define BITS_DMC_PORT6_ADDR_REMAP(_X_)                    (_X_)\r
 399 \r
 400 /* bits definitions for register REG_PUB_APB_DMC_PORT7_ADDR_REMAP */\r
 401 #define BITS_DMC_PORT7_ADDR_REMAP(_X_)                    (_X_)\r
 402 \r
 403 /* bits definitions for register REG_PUB_APB_DMC_PORT8_ADDR_REMAP */\r
 404 #define BITS_DMC_PORT8_ADDR_REMAP(_X_)                    (_X_)\r
 405 \r
 406 /* bits definitions for register REG_PUB_APB_DMC_PORT9_ADDR_REMAP */\r
 407 #define BITS_DMC_PORT9_ADDR_REMAP(_X_)                    (_X_)\r
 408 \r
 409 /* bits definitions for register REG_PUB_APB_DMC_PORT0_MPU_RANGE */\r
 410 #define BITS_DMC_PORT0_MPU_RANGE(_X_)                     (_X_)\r
 411 \r
 412 /* bits definitions for register REG_PUB_APB_DMC_PORT1_MPU_RANGE */\r
 413 #define BITS_DMC_PORT1_MPU_RANGE(_X_)                     (_X_)\r
 414 \r
 415 /* bits definitions for register REG_PUB_APB_DMC_PORT2_MPU_RANGE */\r
 416 #define BITS_DMC_PORT2_MPU_RANGE(_X_)                     (_X_)\r
 417 \r
 418 /* bits definitions for register REG_PUB_APB_DMC_PORT3_MPU_RANGE */\r
 419 #define BITS_DMC_PORT3_MPU_RANGE(_X_)                     (_X_)\r
 420 \r
 421 /* bits definitions for register REG_PUB_APB_DMC_PORT4_MPU_RANGE */\r
 422 #define BITS_DMC_PORT4_MPU_RANGE(_X_)                     (_X_)\r
 423 \r
 424 /* bits definitions for register REG_PUB_APB_DMC_PORT5_MPU_RANGE */\r
 425 #define BITS_DMC_PORT5_MPU_RANGE(_X_)                     (_X_)\r
 426 \r
 427 /* bits definitions for register REG_PUB_APB_DMC_PORT6_MPU_RANGE */\r
 428 #define BITS_DMC_PORT6_MPU_RANGE(_X_)                     (_X_)\r
 429 \r
 430 /* bits definitions for register REG_PUB_APB_DMC_PORT7_MPU_RANGE */\r
 431 #define BITS_DMC_PORT7_MPU_RANGE(_X_)                     (_X_)\r
 432 \r
 433 /* bits definitions for register REG_PUB_APB_DMC_PORT8_MPU_RANGE */\r
 434 #define BITS_DMC_PORT8_MPU_RANGE(_X_)                     (_X_)\r
 435 \r
 436 /* bits definitions for register REG_PUB_APB_DMC_PORT9_MPU_RANGE */\r
 437 #define BITS_DMC_PORT9_MPU_RANGE(_X_)                     (_X_)\r
 438 \r
 439 /* bits definitions for register REG_PUB_APB_DMC_PORT0_DUMP_ADDR */\r
 440 #define BITS_DMC_PORT0_DUMP_ADDR(_X_)                     (_X_)\r
 441 \r
 442 /* bits definitions for register REG_PUB_APB_DMC_PORT1_DUMP_ADDR */\r
 443 #define BITS_DMC_PORT1_DUMP_ADDR(_X_)                     (_X_)\r
 444 \r
 445 /* bits definitions for register REG_PUB_APB_DMC_PORT2_DUMP_ADDR */\r
 446 #define BITS_DMC_PORT2_DUMP_ADDR(_X_)                     (_X_)\r
 447 \r
 448 /* bits definitions for register REG_PUB_APB_DMC_PORT3_DUMP_ADDR */\r
 449 #define BITS_DMC_PORT3_DUMP_ADDR(_X_)                     (_X_)\r
 450 \r
 451 /* bits definitions for register REG_PUB_APB_DMC_PORT4_DUMP_ADDR */\r
 452 #define BITS_DMC_PORT4_DUMP_ADDR(_X_)                     (_X_)\r
 453 \r
 454 /* bits definitions for register REG_PUB_APB_DMC_PORT5_DUMP_ADDR */\r
 455 #define BITS_DMC_PORT5_DUMP_ADDR(_X_)                     (_X_)\r
 456 \r
 457 /* bits definitions for register REG_PUB_APB_DMC_PORT6_DUMP_ADDR */\r
 458 #define BITS_DMC_PORT6_DUMP_ADDR(_X_)                     (_X_)\r
 459 \r
 460 /* bits definitions for register REG_PUB_APB_DMC_PORT7_DUMP_ADDR */\r
 461 #define BITS_DMC_PORT7_DUMP_ADDR(_X_)                     (_X_)\r
 462 \r
 463 /* bits definitions for register REG_PUB_APB_DMC_PORT8_DUMP_ADDR */\r
 464 #define BITS_DMC_PORT8_DUMP_ADDR(_X_)                     (_X_)\r
 465 \r
 466 /* bits definitions for register REG_PUB_APB_DMC_PORT9_DUMP_ADDR */\r
 467 #define BITS_DMC_PORT9_DUMP_ADDR(_X_)                     (_X_)\r
 468 \r
 469 #endif\r