arch/arm/cpu/armv7/omap3/sdrc.c

   1 /*
   2  * Functions related to OMAP3 SDRC.
   3  *
   4  * This file has been created after exctracting and consolidating
   5  * the SDRC related content from mem.c and board.c, also created
   6  * generic init function (mem_init).
   7  *
   8  * Copyright (C) 2004-2010
   9  * Texas Instruments Incorporated - http://www.ti.com/
  10  *
  11  * Author :
  12  *     Vaibhav Hiremath <hvaibhav@ti.com>
  13  *
  14  * Original implementation by (mem.c, board.c) :
  15  *      Sunil Kumar <sunilsaini05@gmail.com>
  16  *      Shashi Ranjan <shashiranjanmca05@gmail.com>
  17  *      Manikandan Pillai <mani.pillai@ti.com>
  18  *
  19  * This program is free software; you can redistribute it and/or
  20  * modify it under the terms of the GNU General Public License as
  21  * published by the Free Software Foundation; either version 2 of
  22  * the License, or (at your option) any later version.
  23  *
  24  * This program is distributed in the hope that it will be useful,
  25  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  26  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  27  * GNU General Public License for more details.
  28  *
  29  * You should have received a copy of the GNU General Public License
  30  * along with this program; if not, write to the Free Software
  31  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  32  * MA 02111-1307 USA
  33  */
  34
  35 #include <common.h>
  36 #include <asm/io.h>
  37 #include <asm/arch/mem.h>
  38 #include <asm/arch/sys_proto.h>
  39
  40 DECLARE_GLOBAL_DATA_PTR;
  41 extern omap3_sysinfo sysinfo;
  42
  43 static struct sdrc *sdrc_base = (struct sdrc *)OMAP34XX_SDRC_BASE;
  44
  45 /*
  46  * is_mem_sdr -
  47  *  - Return 1 if mem type in use is SDR
  48  */
  49 u32 is_mem_sdr(void)
  50 {
  51         if (readl(&sdrc_base->cs[CS0].mr) == SDRC_MR_0_SDR)
  52                 return 1;
  53         return 0;
  54 }
  55
  56 /*
  57  * make_cs1_contiguous -
  58  *  - For es2 and above remap cs1 behind cs0 to allow command line
  59  *    mem=xyz use all memory with out discontinuous support compiled in.
  60  *    Could do it at the ATAG, but there really is two banks...
  61  *  - Called as part of 2nd phase DDR init.
  62  */
  63 void make_cs1_contiguous(void)
  64 {
  65         u32 size, a_add_low, a_add_high;
  66
  67         size = get_sdr_cs_size(CS0);
  68         size >>= 25;    /* divide by 32 MiB to find size to offset CS1 */
  69         a_add_high = (size & 3) << 8;   /* set up low field */
  70         a_add_low = (size & 0x3C) >> 2; /* set up high field */
  71         writel((a_add_high | a_add_low), &sdrc_base->cs_cfg);
  72
  73 }
  74
  75
  76 /*
  77  * get_sdr_cs_size -
  78  *  - Get size of chip select 0/1
  79  */
  80 u32 get_sdr_cs_size(u32 cs)
  81 {
  82         u32 size;
  83
  84         /* get ram size field */
  85         size = readl(&sdrc_base->cs[cs].mcfg) >> 8;
  86         size &= 0x3FF;          /* remove unwanted bits */
  87         size <<= 21;            /* multiply by 2 MiB to find size in MB */
  88         return size;
  89 }
  90
  91 /*
  92  * get_sdr_cs_offset -
  93  *  - Get offset of cs from cs0 start
  94  */
  95 u32 get_sdr_cs_offset(u32 cs)
  96 {
  97         u32 offset;
  98
  99         if (!cs)
 100                 return 0;
 101
 102         offset = readl(&sdrc_base->cs_cfg);
 103         offset = (offset & 15) << 27 | (offset & 0x30) << 17;
 104
 105         return offset;
 106 }
 107
 108 /*
 109  * do_sdrc_init -
 110  *  - Initialize the SDRAM for use.
 111  *  - code called once in C-Stack only context for CS0 and a possible 2nd
 112  *    time depending on memory configuration from stack+global context
 113  */
 114 void do_sdrc_init(u32 cs, u32 early)
 115 {
 116         struct sdrc_actim *sdrc_actim_base0, *sdrc_actim_base1;
 117
 118         if (early) {
 119                 /* reset sdrc controller */
 120                 writel(SOFTRESET, &sdrc_base->sysconfig);
 121                 wait_on_value(RESETDONE, RESETDONE, &sdrc_base->status,
 122                                 12000000);
 123                 writel(0, &sdrc_base->sysconfig);
 124
 125                 /* setup sdrc to ball mux */
 126                 writel(SDRC_SHARING, &sdrc_base->sharing);
 127
 128                 /* Disable Power Down of CKE cuz of 1 CKE on combo part */
 129                 writel(WAKEUPPROC | SRFRONRESET | PAGEPOLICY_HIGH,
 130                                 &sdrc_base->power);
 131
 132                 writel(ENADLL | DLLPHASE_90, &sdrc_base->dlla_ctrl);
 133                 sdelay(0x20000);
 134         }
 135
 136         /*
 137          * SDRC timings are set up by x-load or config header
 138          * We don't need to redo them here.
 139          * Older x-loads configure only CS0
 140          * configure CS1 to handle this ommission
 141          */
 142         if (cs) {
 143                 sdrc_actim_base0 = (struct sdrc_actim *)SDRC_ACTIM_CTRL0_BASE;
 144                 sdrc_actim_base1 = (struct sdrc_actim *)SDRC_ACTIM_CTRL1_BASE;
 145                 writel(readl(&sdrc_base->cs[CS0].mcfg),
 146                         &sdrc_base->cs[CS1].mcfg);
 147                 writel(readl(&sdrc_base->cs[CS0].rfr_ctrl),
 148                         &sdrc_base->cs[CS1].rfr_ctrl);
 149                 writel(readl(&sdrc_actim_base0->ctrla),
 150                         &sdrc_actim_base1->ctrla);
 151                 writel(readl(&sdrc_actim_base0->ctrlb),
 152                         &sdrc_actim_base1->ctrlb);
 153
 154                 writel(CMD_NOP, &sdrc_base->cs[cs].manual);
 155                 writel(CMD_PRECHARGE, &sdrc_base->cs[cs].manual);
 156                 writel(CMD_AUTOREFRESH, &sdrc_base->cs[cs].manual);
 157                 writel(CMD_AUTOREFRESH, &sdrc_base->cs[cs].manual);
 158                 writel(readl(&sdrc_base->cs[CS0].mr),
 159                         &sdrc_base->cs[CS1].mr);
 160         }
 161
 162         /*
 163          * Test ram in this bank
 164          * Disable if bad or not present
 165          */
 166         if (!mem_ok(cs))
 167                 writel(0, &sdrc_base->cs[cs].mcfg);
 168 }
 169
 170 /*
 171  * dram_init -
 172  *  - Sets uboots idea of sdram size
 173  */
 174 int dram_init(void)
 175 {
 176         unsigned int size0 = 0, size1 = 0;
 177
 178         size0 = get_sdr_cs_size(CS0);
 179         /*
 180          * If a second bank of DDR is attached to CS1 this is
 181          * where it can be started.  Early init code will init
 182          * memory on CS0.
 183          */
 184         if ((sysinfo.mtype == DDR_COMBO) || (sysinfo.mtype == DDR_STACKED)) {
 185                 do_sdrc_init(CS1, NOT_EARLY);
 186                 make_cs1_contiguous();
 187
 188                 size1 = get_sdr_cs_size(CS1);
 189         }
 190         gd->ram_size = size0 + size1;
 191
 192         return 0;
 193 }
 194
 195 void dram_init_banksize (void)
 196 {
 197         unsigned int size0 = 0, size1 = 0;
 198
 199         size0 = get_sdr_cs_size(CS0);
 200         size1 = get_sdr_cs_size(CS1);
 201
 202         gd->bd->bi_dram[0].start = PHYS_SDRAM_1;
 203         gd->bd->bi_dram[0].size = size0;
 204         gd->bd->bi_dram[1].start = PHYS_SDRAM_1 + get_sdr_cs_offset(CS1);
 205         gd->bd->bi_dram[1].size = size1;
 206 }
 207
 208 /*
 209  * mem_init -
 210  *  - Init the sdrc chip,
 211  *  - Selects CS0 and CS1,
 212  */
 213 void mem_init(void)
 214 {
 215         /* only init up first bank here */
 216         do_sdrc_init(CS0, EARLY_INIT);
 217 }