shared-core/drm.h

   1 /**
   2  * \file drm.h
   3  * Header for the Direct Rendering Manager
   4  *
   5  * \author Rickard E. (Rik) Faith <faith@valinux.com>
   6  *
   7  * \par Acknowledgments:
   8  * Dec 1999, Richard Henderson <rth@twiddle.net>, move to generic \c cmpxchg.
   9  */
  10
  11 /*
  12  * Copyright 1999 Precision Insight, Inc., Cedar Park, Texas.
  13  * Copyright 2000 VA Linux Systems, Inc., Sunnyvale, California.
  14  * All rights reserved.
  15  *
  16  * Permission is hereby granted, free of charge, to any person obtaining a
  17  * copy of this software and associated documentation files (the "Software"),
  18  * to deal in the Software without restriction, including without limitation
  19  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  20  * and/or sell copies of the Software, and to permit persons to whom the
  21  * Software is furnished to do so, subject to the following conditions:
  22  *
  23  * The above copyright notice and this permission notice (including the next
  24  * paragraph) shall be included in all copies or substantial portions of the
  25  * Software.
  26  *
  27  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  28  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  29  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  30  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  31  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  32  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  33  * OTHER DEALINGS IN THE SOFTWARE.
  34  */
  35
  36 /**
  37  * \mainpage
  38  *
  39  * The Direct Rendering Manager (DRM) is a device-independent kernel-level
  40  * device driver that provides support for the XFree86 Direct Rendering
  41  * Infrastructure (DRI).
  42  *
  43  * The DRM supports the Direct Rendering Infrastructure (DRI) in four major
  44  * ways:
  45  *     -# The DRM provides synchronized access to the graphics hardware via
  46  *        the use of an optimized two-tiered lock.
  47  *     -# The DRM enforces the DRI security policy for access to the graphics
  48  *        hardware by only allowing authenticated X11 clients access to
  49  *        restricted regions of memory.
  50  *     -# The DRM provides a generic DMA engine, complete with multiple
  51  *        queues and the ability to detect the need for an OpenGL context
  52  *        switch.
  53  *     -# The DRM is extensible via the use of small device-specific modules
  54  *        that rely extensively on the API exported by the DRM module.
  55  *
  56  */
  57
  58 #ifndef _DRM_H_
  59 #define _DRM_H_
  60
  61 #ifndef __user
  62 #define __user
  63 #endif
  64 #ifndef __iomem
  65 #define __iomem
  66 #endif
  67
  68 #ifdef __GNUC__
  69 # define DEPRECATED  __attribute__ ((deprecated))
  70 #else
  71 # define DEPRECATED
  72 #endif
  73
  74 #if defined(__linux__)
  75 #include <asm/ioctl.h>          /* For _IO* macros */
  76 #define DRM_IOCTL_NR(n)         _IOC_NR(n)
  77 #define DRM_IOC_VOID            _IOC_NONE
  78 #define DRM_IOC_READ            _IOC_READ
  79 #define DRM_IOC_WRITE           _IOC_WRITE
  80 #define DRM_IOC_READWRITE       _IOC_READ|_IOC_WRITE
  81 #define DRM_IOC(dir, group, nr, size) _IOC(dir, group, nr, size)
  82 #elif defined(__FreeBSD__) || defined(__FreeBSD_kernel__) || defined(__NetBSD__) || defined(__OpenBSD__) || defined(__DragonFly__)
  83 #include <sys/ioccom.h>
  84 #define DRM_IOCTL_NR(n)         ((n) & 0xff)
  85 #define DRM_IOC_VOID            IOC_VOID
  86 #define DRM_IOC_READ            IOC_OUT
  87 #define DRM_IOC_WRITE           IOC_IN
  88 #define DRM_IOC_READWRITE       IOC_INOUT
  89 #define DRM_IOC(dir, group, nr, size) _IOC(dir, group, nr, size)
  90 #endif
  91
  92 #define XFREE86_VERSION(major,minor,patch,snap) \
  93                 ((major << 16) | (minor << 8) | patch)
  94
  95 #ifndef CONFIG_XFREE86_VERSION
  96 #define CONFIG_XFREE86_VERSION XFREE86_VERSION(4,1,0,0)
  97 #endif
  98
  99 #if CONFIG_XFREE86_VERSION < XFREE86_VERSION(4,1,0,0)
 100 #define DRM_PROC_DEVICES "/proc/devices"
 101 #define DRM_PROC_MISC    "/proc/misc"
 102 #define DRM_PROC_DRM     "/proc/drm"
 103 #define DRM_DEV_DRM      "/dev/drm"
 104 #define DRM_DEV_MODE     (S_IRUSR|S_IWUSR|S_IRGRP|S_IWGRP)
 105 #define DRM_DEV_UID      0
 106 #define DRM_DEV_GID      0
 107 #endif
 108
 109 #if CONFIG_XFREE86_VERSION >= XFREE86_VERSION(4,1,0,0)
 110 #ifdef __OpenBSD__
 111 #define DRM_MAJOR       81
 112 #endif
 113 #if defined(__linux__) || defined(__NetBSD__)
 114 #define DRM_MAJOR       226
 115 #endif
 116 #define DRM_MAX_MINOR   15
 117 #endif
 118 #define DRM_NAME        "drm"     /**< Name in kernel, /dev, and /proc */
 119 #define DRM_MIN_ORDER   5         /**< At least 2^5 bytes = 32 bytes */
 120 #define DRM_MAX_ORDER   22        /**< Up to 2^22 bytes = 4MB */
 121 #define DRM_RAM_PERCENT 10        /**< How much system ram can we lock? */
 122
 123 #define _DRM_LOCK_HELD  0x80000000U /**< Hardware lock is held */
 124 #define _DRM_LOCK_CONT  0x40000000U /**< Hardware lock is contended */
 125 #define _DRM_LOCK_IS_HELD(lock)    ((lock) & _DRM_LOCK_HELD)
 126 #define _DRM_LOCK_IS_CONT(lock)    ((lock) & _DRM_LOCK_CONT)
 127 #define _DRM_LOCKING_CONTEXT(lock) ((lock) & ~(_DRM_LOCK_HELD|_DRM_LOCK_CONT))
 128
 129 #if defined(__linux__)
 130 #if defined(__KERNEL__)
 131 typedef __u64 drm_u64_t;
 132 #else
 133 typedef unsigned long long drm_u64_t;
 134 #endif
 135
 136 typedef unsigned int drm_handle_t;
 137 #else
 138 #include <sys/types.h>
 139 typedef u_int64_t drm_u64_t;
 140 typedef unsigned long drm_handle_t;     /**< To mapped regions */
 141 #endif
 142 typedef unsigned int drm_context_t;     /**< GLXContext handle */
 143 typedef unsigned int drm_drawable_t;
 144 typedef unsigned int drm_magic_t;       /**< Magic for authentication */
 145
 146 /**
 147  * Cliprect.
 148  *
 149  * \warning If you change this structure, make sure you change
 150  * XF86DRIClipRectRec in the server as well
 151  *
 152  * \note KW: Actually it's illegal to change either for
 153  * backwards-compatibility reasons.
 154  */
 155 typedef struct drm_clip_rect {
 156         unsigned short x1;
 157         unsigned short y1;
 158         unsigned short x2;
 159         unsigned short y2;
 160 } drm_clip_rect_t;
 161
 162 /**
 163  * Drawable information.
 164  */
 165 typedef struct drm_drawable_info {
 166         unsigned int num_rects;
 167         drm_clip_rect_t *rects;
 168 } drm_drawable_info_t;
 169
 170 /**
 171  * Texture region,
 172  */
 173 typedef struct drm_tex_region {
 174         unsigned char next;
 175         unsigned char prev;
 176         unsigned char in_use;
 177         unsigned char padding;
 178         unsigned int age;
 179 } drm_tex_region_t;
 180
 181 /**
 182  * Hardware lock.
 183  *
 184  * The lock structure is a simple cache-line aligned integer.  To avoid
 185  * processor bus contention on a multiprocessor system, there should not be any
 186  * other data stored in the same cache line.
 187  */
 188 typedef struct drm_hw_lock {
 189         __volatile__ unsigned int lock;         /**< lock variable */
 190         char padding[60];                       /**< Pad to cache line */
 191 } drm_hw_lock_t;
 192
 193 /* This is beyond ugly, and only works on GCC.  However, it allows me to use
 194  * drm.h in places (i.e., in the X-server) where I can't use size_t.  The real
 195  * fix is to use uint32_t instead of size_t, but that fix will break existing
 196  * LP64 (i.e., PowerPC64, SPARC64, IA-64, Alpha, etc.) systems.  That *will*
 197  * eventually happen, though.  I chose 'unsigned long' to be the fallback type
 198  * because that works on all the platforms I know about.  Hopefully, the
 199  * real fix will happen before that bites us.
 200  */
 201
 202 #ifdef __SIZE_TYPE__
 203 # define DRM_SIZE_T __SIZE_TYPE__
 204 #else
 205 # warning "__SIZE_TYPE__ not defined.  Assuming sizeof(size_t) == sizeof(unsigned long)!"
 206 # define DRM_SIZE_T unsigned long
 207 #endif
 208
 209 /**
 210  * DRM_IOCTL_VERSION ioctl argument type.
 211  *
 212  * \sa drmGetVersion().
 213  */
 214 typedef struct drm_version {
 215         int version_major;        /**< Major version */
 216         int version_minor;        /**< Minor version */
 217         int version_patchlevel;   /**< Patch level */
 218         DRM_SIZE_T name_len;      /**< Length of name buffer */
 219         char __user *name;                /**< Name of driver */
 220         DRM_SIZE_T date_len;      /**< Length of date buffer */
 221         char __user *date;                /**< User-space buffer to hold date */
 222         DRM_SIZE_T desc_len;      /**< Length of desc buffer */
 223         char __user *desc;                /**< User-space buffer to hold desc */
 224 } drm_version_t;
 225
 226 /**
 227  * DRM_IOCTL_GET_UNIQUE ioctl argument type.
 228  *
 229  * \sa drmGetBusid() and drmSetBusId().
 230  */
 231 typedef struct drm_unique {
 232         DRM_SIZE_T unique_len;    /**< Length of unique */
 233         char __user *unique;              /**< Unique name for driver instantiation */
 234 } drm_unique_t;
 235
 236 #undef DRM_SIZE_T
 237
 238 typedef struct drm_list {
 239         int count;                /**< Length of user-space structures */
 240         drm_version_t __user *version;
 241 } drm_list_t;
 242
 243 typedef struct drm_block {
 244         int unused;
 245 } drm_block_t;
 246
 247 /**
 248  * DRM_IOCTL_CONTROL ioctl argument type.
 249  *
 250  * \sa drmCtlInstHandler() and drmCtlUninstHandler().
 251  */
 252 typedef struct drm_control {
 253         enum {
 254                 DRM_ADD_COMMAND,
 255                 DRM_RM_COMMAND,
 256                 DRM_INST_HANDLER,
 257                 DRM_UNINST_HANDLER
 258         } func;
 259         int irq;
 260 } drm_control_t;
 261
 262 /**
 263  * Type of memory to map.
 264  */
 265 typedef enum drm_map_type {
 266         _DRM_FRAME_BUFFER = 0,    /**< WC (no caching), no core dump */
 267         _DRM_REGISTERS = 1,       /**< no caching, no core dump */
 268         _DRM_SHM = 2,             /**< shared, cached */
 269         _DRM_AGP = 3,             /**< AGP/GART */
 270         _DRM_SCATTER_GATHER = 4,  /**< Scatter/gather memory for PCI DMA */
 271         _DRM_CONSISTENT = 5,      /**< Consistent memory for PCI DMA */
 272         _DRM_TTM = 6
 273 } drm_map_type_t;
 274
 275 /**
 276  * Memory mapping flags.
 277  */
 278 typedef enum drm_map_flags {
 279         _DRM_RESTRICTED = 0x01,      /**< Cannot be mapped to user-virtual */
 280         _DRM_READ_ONLY = 0x02,
 281         _DRM_LOCKED = 0x04,          /**< shared, cached, locked */
 282         _DRM_KERNEL = 0x08,          /**< kernel requires access */
 283         _DRM_WRITE_COMBINING = 0x10, /**< use write-combining if available */
 284         _DRM_CONTAINS_LOCK = 0x20,   /**< SHM page that contains lock */
 285         _DRM_REMOVABLE = 0x40        /**< Removable mapping */
 286 } drm_map_flags_t;
 287
 288 typedef struct drm_ctx_priv_map {
 289         unsigned int ctx_id;     /**< Context requesting private mapping */
 290         void *handle;            /**< Handle of map */
 291 } drm_ctx_priv_map_t;
 292
 293 /**
 294  * DRM_IOCTL_GET_MAP, DRM_IOCTL_ADD_MAP and DRM_IOCTL_RM_MAP ioctls
 295  * argument type.
 296  *
 297  * \sa drmAddMap().
 298  */
 299 typedef struct drm_map {
 300         unsigned long offset;    /**< Requested physical address (0 for SAREA)*/
 301         unsigned long size;      /**< Requested physical size (bytes) */
 302         drm_map_type_t type;     /**< Type of memory to map */
 303         drm_map_flags_t flags;   /**< Flags */
 304         void *handle;            /**< User-space: "Handle" to pass to mmap() */
 305                                  /**< Kernel-space: kernel-virtual address */
 306         int mtrr;                /**< MTRR slot used */
 307         /*   Private data */
 308 } drm_map_t;
 309
 310 /**
 311  * DRM_IOCTL_GET_CLIENT ioctl argument type.
 312  */
 313 typedef struct drm_client {
 314         int idx;                /**< Which client desired? */
 315         int auth;               /**< Is client authenticated? */
 316         unsigned long pid;      /**< Process ID */
 317         unsigned long uid;      /**< User ID */
 318         unsigned long magic;    /**< Magic */
 319         unsigned long iocs;     /**< Ioctl count */
 320 } drm_client_t;
 321
 322 typedef enum {
 323         _DRM_STAT_LOCK,
 324         _DRM_STAT_OPENS,
 325         _DRM_STAT_CLOSES,
 326         _DRM_STAT_IOCTLS,
 327         _DRM_STAT_LOCKS,
 328         _DRM_STAT_UNLOCKS,
 329         _DRM_STAT_VALUE,        /**< Generic value */
 330         _DRM_STAT_BYTE,         /**< Generic byte counter (1024bytes/K) */
 331         _DRM_STAT_COUNT,        /**< Generic non-byte counter (1000/k) */
 332
 333         _DRM_STAT_IRQ,          /**< IRQ */
 334         _DRM_STAT_PRIMARY,      /**< Primary DMA bytes */
 335         _DRM_STAT_SECONDARY,    /**< Secondary DMA bytes */
 336         _DRM_STAT_DMA,          /**< DMA */
 337         _DRM_STAT_SPECIAL,      /**< Special DMA (e.g., priority or polled) */
 338         _DRM_STAT_MISSED        /**< Missed DMA opportunity */
 339             /* Add to the *END* of the list */
 340 } drm_stat_type_t;
 341
 342 /**
 343  * DRM_IOCTL_GET_STATS ioctl argument type.
 344  */
 345 typedef struct drm_stats {
 346         unsigned long count;
 347         struct {
 348                 unsigned long value;
 349                 drm_stat_type_t type;
 350         } data[15];
 351 } drm_stats_t;
 352
 353 /**
 354  * Hardware locking flags.
 355  */
 356 typedef enum drm_lock_flags {
 357         _DRM_LOCK_READY = 0x01,      /**< Wait until hardware is ready for DMA */
 358         _DRM_LOCK_QUIESCENT = 0x02,  /**< Wait until hardware quiescent */
 359         _DRM_LOCK_FLUSH = 0x04,      /**< Flush this context's DMA queue first */
 360         _DRM_LOCK_FLUSH_ALL = 0x08,  /**< Flush all DMA queues first */
 361         /* These *HALT* flags aren't supported yet
 362            -- they will be used to support the
 363            full-screen DGA-like mode. */
 364         _DRM_HALT_ALL_QUEUES = 0x10, /**< Halt all current and future queues */
 365         _DRM_HALT_CUR_QUEUES = 0x20  /**< Halt all current queues */
 366 } drm_lock_flags_t;
 367
 368 /**
 369  * DRM_IOCTL_LOCK, DRM_IOCTL_UNLOCK and DRM_IOCTL_FINISH ioctl argument type.
 370  *
 371  * \sa drmGetLock() and drmUnlock().
 372  */
 373 typedef struct drm_lock {
 374         int context;
 375         drm_lock_flags_t flags;
 376 } drm_lock_t;
 377
 378 /**
 379  * DMA flags
 380  *
 381  * \warning
 382  * These values \e must match xf86drm.h.
 383  *
 384  * \sa drm_dma.
 385  */
 386 typedef enum drm_dma_flags {
 387         /* Flags for DMA buffer dispatch */
 388         _DRM_DMA_BLOCK = 0x01,        /**<
 389                                        * Block until buffer dispatched.
 390                                        *
 391                                        * \note The buffer may not yet have
 392                                        * been processed by the hardware --
 393                                        * getting a hardware lock with the
 394                                        * hardware quiescent will ensure
 395                                        * that the buffer has been
 396                                        * processed.
 397                                        */
 398         _DRM_DMA_WHILE_LOCKED = 0x02, /**< Dispatch while lock held */
 399         _DRM_DMA_PRIORITY = 0x04,     /**< High priority dispatch */
 400
 401         /* Flags for DMA buffer request */
 402         _DRM_DMA_WAIT = 0x10,         /**< Wait for free buffers */
 403         _DRM_DMA_SMALLER_OK = 0x20,   /**< Smaller-than-requested buffers OK */
 404         _DRM_DMA_LARGER_OK = 0x40     /**< Larger-than-requested buffers OK */
 405 } drm_dma_flags_t;
 406
 407 /**
 408  * DRM_IOCTL_ADD_BUFS and DRM_IOCTL_MARK_BUFS ioctl argument type.
 409  *
 410  * \sa drmAddBufs().
 411  */
 412 typedef struct drm_buf_desc {
 413         int count;               /**< Number of buffers of this size */
 414         int size;                /**< Size in bytes */
 415         int low_mark;            /**< Low water mark */
 416         int high_mark;           /**< High water mark */
 417         enum {
 418                 _DRM_PAGE_ALIGN = 0x01, /**< Align on page boundaries for DMA */
 419                 _DRM_AGP_BUFFER = 0x02, /**< Buffer is in AGP space */
 420                 _DRM_SG_BUFFER  = 0x04, /**< Scatter/gather memory buffer */
 421                 _DRM_FB_BUFFER  = 0x08, /**< Buffer is in frame buffer */
 422                 _DRM_PCI_BUFFER_RO = 0x10 /**< Map PCI DMA buffer read-only */
 423         } flags;
 424         unsigned long agp_start; /**<
 425                                   * Start address of where the AGP buffers are
 426                                   * in the AGP aperture
 427                                   */
 428 } drm_buf_desc_t;
 429
 430 /**
 431  * DRM_IOCTL_INFO_BUFS ioctl argument type.
 432  */
 433 typedef struct drm_buf_info {
 434         int count;                /**< Number of buffers described in list */
 435         drm_buf_desc_t __user *list;      /**< List of buffer descriptions */
 436 } drm_buf_info_t;
 437
 438 /**
 439  * DRM_IOCTL_FREE_BUFS ioctl argument type.
 440  */
 441 typedef struct drm_buf_free {
 442         int count;
 443         int __user *list;
 444 } drm_buf_free_t;
 445
 446 /**
 447  * Buffer information
 448  *
 449  * \sa drm_buf_map.
 450  */
 451 typedef struct drm_buf_pub {
 452         int idx;                       /**< Index into the master buffer list */
 453         int total;                     /**< Buffer size */
 454         int used;                      /**< Amount of buffer in use (for DMA) */
 455         void __user *address;          /**< Address of buffer */
 456 } drm_buf_pub_t;
 457
 458 /**
 459  * DRM_IOCTL_MAP_BUFS ioctl argument type.
 460  */
 461 typedef struct drm_buf_map {
 462         int count;              /**< Length of the buffer list */
 463 #if defined(__cplusplus)
 464         void __user *c_virtual;
 465 #else
 466         void __user *virtual;           /**< Mmap'd area in user-virtual */
 467 #endif
 468         drm_buf_pub_t __user *list;     /**< Buffer information */
 469 } drm_buf_map_t;
 470
 471 /**
 472  * DRM_IOCTL_DMA ioctl argument type.
 473  *
 474  * Indices here refer to the offset into the buffer list in drm_buf_get.
 475  *
 476  * \sa drmDMA().
 477  */
 478 typedef struct drm_dma {
 479         int context;                      /**< Context handle */
 480         int send_count;                   /**< Number of buffers to send */
 481         int __user *send_indices;         /**< List of handles to buffers */
 482         int __user *send_sizes;           /**< Lengths of data to send */
 483         drm_dma_flags_t flags;            /**< Flags */
 484         int request_count;                /**< Number of buffers requested */
 485         int request_size;                 /**< Desired size for buffers */
 486         int __user *request_indices;     /**< Buffer information */
 487         int __user *request_sizes;
 488         int granted_count;                /**< Number of buffers granted */
 489 } drm_dma_t;
 490
 491 typedef enum {
 492         _DRM_CONTEXT_PRESERVED = 0x01,
 493         _DRM_CONTEXT_2DONLY = 0x02
 494 } drm_ctx_flags_t;
 495
 496 /**
 497  * DRM_IOCTL_ADD_CTX ioctl argument type.
 498  *
 499  * \sa drmCreateContext() and drmDestroyContext().
 500  */
 501 typedef struct drm_ctx {
 502         drm_context_t handle;
 503         drm_ctx_flags_t flags;
 504 } drm_ctx_t;
 505
 506 /**
 507  * DRM_IOCTL_RES_CTX ioctl argument type.
 508  */
 509 typedef struct drm_ctx_res {
 510         int count;
 511         drm_ctx_t __user *contexts;
 512 } drm_ctx_res_t;
 513
 514 /**
 515  * DRM_IOCTL_ADD_DRAW and DRM_IOCTL_RM_DRAW ioctl argument type.
 516  */
 517 typedef struct drm_draw {
 518         drm_drawable_t handle;
 519 } drm_draw_t;
 520
 521 /**
 522  * DRM_IOCTL_UPDATE_DRAW ioctl argument type.
 523  */
 524 typedef enum {
 525         DRM_DRAWABLE_CLIPRECTS,
 526 } drm_drawable_info_type_t;
 527
 528 typedef struct drm_update_draw {
 529         drm_drawable_t handle;
 530         unsigned int type;
 531         unsigned int num;
 532         unsigned long long data;
 533 } drm_update_draw_t;
 534
 535 /**
 536  * DRM_IOCTL_GET_MAGIC and DRM_IOCTL_AUTH_MAGIC ioctl argument type.
 537  */
 538 typedef struct drm_auth {
 539         drm_magic_t magic;
 540 } drm_auth_t;
 541
 542 /**
 543  * DRM_IOCTL_IRQ_BUSID ioctl argument type.
 544  *
 545  * \sa drmGetInterruptFromBusID().
 546  */
 547 typedef struct drm_irq_busid {
 548         int irq;        /**< IRQ number */
 549         int busnum;     /**< bus number */
 550         int devnum;     /**< device number */
 551         int funcnum;    /**< function number */
 552 } drm_irq_busid_t;
 553
 554 typedef enum {
 555         _DRM_VBLANK_ABSOLUTE = 0x0,     /**< Wait for specific vblank sequence number */
 556         _DRM_VBLANK_RELATIVE = 0x1,     /**< Wait for given number of vblanks */
 557         _DRM_VBLANK_FLIP = 0x8000000,   /**< Scheduled buffer swap should flip */
 558         _DRM_VBLANK_NEXTONMISS = 0x10000000,    /**< If missed, wait for next vblank */
 559         _DRM_VBLANK_SECONDARY = 0x20000000,     /**< Secondary display controller */
 560         _DRM_VBLANK_SIGNAL = 0x40000000 /**< Send signal instead of blocking */
 561 } drm_vblank_seq_type_t;
 562
 563 #define _DRM_VBLANK_TYPES_MASK (_DRM_VBLANK_ABSOLUTE | _DRM_VBLANK_RELATIVE)
 564 #define _DRM_VBLANK_FLAGS_MASK (_DRM_VBLANK_SIGNAL | _DRM_VBLANK_SECONDARY | \
 565                                 _DRM_VBLANK_NEXTONMISS)
 566
 567 struct drm_wait_vblank_request {
 568         drm_vblank_seq_type_t type;
 569         unsigned int sequence;
 570         unsigned long signal;
 571 };
 572
 573 struct drm_wait_vblank_reply {
 574         drm_vblank_seq_type_t type;
 575         unsigned int sequence;
 576         long tval_sec;
 577         long tval_usec;
 578 };
 579
 580 /**
 581  * DRM_IOCTL_WAIT_VBLANK ioctl argument type.
 582  *
 583  * \sa drmWaitVBlank().
 584  */
 585 typedef union drm_wait_vblank {
 586         struct drm_wait_vblank_request request;
 587         struct drm_wait_vblank_reply reply;
 588 } drm_wait_vblank_t;
 589
 590 typedef enum {
 591         _DRM_PRE_MODESET = 1,
 592         _DRM_POST_MODESET = 2,
 593 } drm_modeset_ctl_cmd_t;
 594
 595 /**
 596  * DRM_IOCTL_MODESET_CTL ioctl argument type
 597  *
 598  * \sa drmModesetCtl().
 599  */
 600 typedef struct drm_modeset_ctl {
 601         drm_u64_t arg;
 602         drm_modeset_ctl_cmd_t cmd;
 603 } drm_modeset_ctl_t;
 604
 605 /**
 606  * DRM_IOCTL_AGP_ENABLE ioctl argument type.
 607  *
 608  * \sa drmAgpEnable().
 609  */
 610 typedef struct drm_agp_mode {
 611         unsigned long mode;     /**< AGP mode */
 612 } drm_agp_mode_t;
 613
 614 /**
 615  * DRM_IOCTL_AGP_ALLOC and DRM_IOCTL_AGP_FREE ioctls argument type.
 616  *
 617  * \sa drmAgpAlloc() and drmAgpFree().
 618  */
 619 typedef struct drm_agp_buffer {
 620         unsigned long size;     /**< In bytes -- will round to page boundary */
 621         unsigned long handle;   /**< Used for binding / unbinding */
 622         unsigned long type;     /**< Type of memory to allocate */
 623         unsigned long physical; /**< Physical used by i810 */
 624 } drm_agp_buffer_t;
 625
 626 /**
 627  * DRM_IOCTL_AGP_BIND and DRM_IOCTL_AGP_UNBIND ioctls argument type.
 628  *
 629  * \sa drmAgpBind() and drmAgpUnbind().
 630  */
 631 typedef struct drm_agp_binding {
 632         unsigned long handle;   /**< From drm_agp_buffer */
 633         unsigned long offset;   /**< In bytes -- will round to page boundary */
 634 } drm_agp_binding_t;
 635
 636 /**
 637  * DRM_IOCTL_AGP_INFO ioctl argument type.
 638  *
 639  * \sa drmAgpVersionMajor(), drmAgpVersionMinor(), drmAgpGetMode(),
 640  * drmAgpBase(), drmAgpSize(), drmAgpMemoryUsed(), drmAgpMemoryAvail(),
 641  * drmAgpVendorId() and drmAgpDeviceId().
 642  */
 643 typedef struct drm_agp_info {
 644         int agp_version_major;
 645         int agp_version_minor;
 646         unsigned long mode;
 647         unsigned long aperture_base;   /**< physical address */
 648         unsigned long aperture_size;   /**< bytes */
 649         unsigned long memory_allowed;  /**< bytes */
 650         unsigned long memory_used;
 651
 652         /** \name PCI information */
 653         /*@{ */
 654         unsigned short id_vendor;
 655         unsigned short id_device;
 656         /*@} */
 657 } drm_agp_info_t;
 658
 659 /**
 660  * DRM_IOCTL_SG_ALLOC ioctl argument type.
 661  */
 662 typedef struct drm_scatter_gather {
 663         unsigned long size;     /**< In bytes -- will round to page boundary */
 664         unsigned long handle;   /**< Used for mapping / unmapping */
 665 } drm_scatter_gather_t;
 666
 667 /**
 668  * DRM_IOCTL_SET_VERSION ioctl argument type.
 669  */
 670 typedef struct drm_set_version {
 671         int drm_di_major;
 672         int drm_di_minor;
 673         int drm_dd_major;
 674         int drm_dd_minor;
 675 } drm_set_version_t;
 676
 677
 678 #define DRM_FENCE_FLAG_EMIT                0x00000001
 679 #define DRM_FENCE_FLAG_SHAREABLE           0x00000002
 680 #define DRM_FENCE_FLAG_WAIT_LAZY           0x00000004
 681 #define DRM_FENCE_FLAG_WAIT_IGNORE_SIGNALS 0x00000008
 682
 683 /* Reserved for driver use */
 684 #define DRM_FENCE_MASK_DRIVER              0xFF000000
 685
 686 #define DRM_FENCE_TYPE_EXE                 0x00000001
 687
 688 typedef struct drm_fence_arg {
 689         unsigned handle;
 690         int class;
 691         unsigned type;
 692         unsigned flags;
 693         unsigned signaled;
 694         unsigned expand_pad[4]; /*Future expansion */
 695         enum {
 696                 drm_fence_create,
 697                 drm_fence_destroy,
 698                 drm_fence_reference,
 699                 drm_fence_unreference,
 700                 drm_fence_signaled,
 701                 drm_fence_flush,
 702                 drm_fence_wait,
 703                 drm_fence_emit,
 704                 drm_fence_buffers
 705         } op;
 706 } drm_fence_arg_t;
 707
 708 /* Buffer permissions, referring to how the GPU uses the buffers.
 709  * these translate to fence types used for the buffers.
 710  * Typically a texture buffer is read, A destination buffer is write and
 711  *  a command (batch-) buffer is exe. Can be or-ed together.
 712  */
 713
 714 #define DRM_BO_FLAG_READ        0x00000001
 715 #define DRM_BO_FLAG_WRITE       0x00000002
 716 #define DRM_BO_FLAG_EXE         0x00000004
 717
 718 /*
 719  * Status flags. Can be read to determine the actual state of a buffer.
 720  * Can also be set in the buffer mask before validation.
 721  */
 722
 723 /*
 724  * Mask: Never evict this buffer. Not even with force. This type of buffer is only
 725  * available to root and must be manually removed before buffer manager shutdown
 726  * or lock.
 727  * Flags: Acknowledge
 728  */
 729 #define DRM_BO_FLAG_NO_EVICT    0x00000010
 730
 731 /*
 732  * Mask: Require that the buffer is placed in mappable memory when validated.
 733  *       If not set the buffer may or may not be in mappable memory when validated.
 734  * Flags: If set, the buffer is in mappable memory.
 735  */
 736 #define DRM_BO_FLAG_MAPPABLE 0x00000020
 737
 738 /* Mask: The buffer should be shareable with other processes.
 739  * Flags: The buffer is shareable with other processes.
 740  */
 741 #define DRM_BO_FLAG_SHAREABLE   0x00000040
 742
 743 /* Mask: If set, place the buffer in cache-coherent memory if available.
 744  *       If clear, never place the buffer in cache coherent memory if validated.
 745  * Flags: The buffer is currently in cache-coherent memory.
 746  */
 747 #define DRM_BO_FLAG_CACHED      0x00000080
 748
 749 /* Mask: Make sure that every time this buffer is validated,
 750  *       it ends up on the same location provided that the memory mask is the same.
 751  *       The buffer will also not be evicted when claiming space for
 752  *       other buffers. Basically a pinned buffer but it may be thrown out as
 753  *       part of buffer manager shutdown or locking.
 754  * Flags: Acknowledge.
 755  */
 756 #define DRM_BO_FLAG_NO_MOVE     0x00000100
 757
 758 /* Mask: Make sure the buffer is in cached memory when mapped for reading.
 759  * Flags: Acknowledge.
 760  */
 761 #define DRM_BO_FLAG_READ_CACHED    0x00080000
 762
 763 /* Mask: Force DRM_BO_FLAG_CACHED flag strictly also if it is set.
 764  * Flags: Acknowledge.
 765  */
 766 #define DRM_BO_FLAG_FORCE_CACHING  0x00002000
 767
 768 /*
 769  * Mask: Force DRM_BO_FLAG_MAPPABLE flag strictly also if it is clear.
 770  * Flags: Acknowledge.
 771  */
 772 #define DRM_BO_FLAG_FORCE_MAPPABLE 0x00004000
 773
 774 /*
 775  * Memory type flags that can be or'ed together in the mask, but only
 776  * one appears in flags.
 777  */
 778
 779 /* System memory */
 780 #define DRM_BO_FLAG_MEM_LOCAL  0x01000000
 781 /* Translation table memory */
 782 #define DRM_BO_FLAG_MEM_TT     0x02000000
 783 /* Vram memory */
 784 #define DRM_BO_FLAG_MEM_VRAM   0x04000000
 785 /* Up to the driver to define. */
 786 #define DRM_BO_FLAG_MEM_PRIV0  0x08000000
 787 #define DRM_BO_FLAG_MEM_PRIV1  0x10000000
 788 #define DRM_BO_FLAG_MEM_PRIV2  0x20000000
 789 #define DRM_BO_FLAG_MEM_PRIV3  0x40000000
 790 #define DRM_BO_FLAG_MEM_PRIV4  0x80000000
 791
 792 /* Memory flag mask */
 793 #define DRM_BO_MASK_MEM         0xFF000000
 794 #define DRM_BO_MASK_MEMTYPE     0xFF0000A0
 795
 796 /* Don't block on validate and map */
 797 #define DRM_BO_HINT_DONT_BLOCK  0x00000002
 798 /* Don't place this buffer on the unfenced list.*/
 799 #define DRM_BO_HINT_DONT_FENCE  0x00000004
 800 #define DRM_BO_HINT_WAIT_LAZY   0x00000008
 801 #define DRM_BO_HINT_ALLOW_UNFENCED_MAP 0x00000010
 802
 803
 804 typedef enum {
 805         drm_bo_type_dc,
 806         drm_bo_type_user,
 807         drm_bo_type_fake,
 808         drm_bo_type_kernel, /* for initial kernel allocations */
 809 }drm_bo_type_t;
 810
 811
 812 typedef struct drm_bo_arg_request {
 813         unsigned handle; /* User space handle */
 814         unsigned mask;
 815         unsigned hint;
 816         drm_u64_t size;
 817         drm_bo_type_t type;
 818         unsigned arg_handle;
 819         drm_u64_t buffer_start;
 820         unsigned page_alignment;
 821         unsigned expand_pad[4]; /*Future expansion */
 822         enum {
 823                 drm_bo_create,
 824                 drm_bo_validate,
 825                 drm_bo_map,
 826                 drm_bo_unmap,
 827                 drm_bo_fence,
 828                 drm_bo_destroy,
 829                 drm_bo_reference,
 830                 drm_bo_unreference,
 831                 drm_bo_info,
 832                 drm_bo_wait_idle,
 833                 drm_bo_ref_fence
 834         } op;
 835 } drm_bo_arg_request_t;
 836
 837
 838 /*
 839  * Reply flags
 840  */
 841
 842 #define DRM_BO_REP_BUSY 0x00000001
 843
 844 typedef struct drm_bo_arg_reply {
 845         int ret;
 846         unsigned handle;
 847         unsigned flags;
 848         drm_u64_t size;
 849         drm_u64_t offset;
 850         drm_u64_t arg_handle;
 851         unsigned mask;
 852         drm_u64_t buffer_start;
 853         unsigned fence_flags;
 854         unsigned rep_flags;
 855         unsigned page_alignment;
 856         unsigned expand_pad[4]; /*Future expansion */
 857 }drm_bo_arg_reply_t;
 858
 859
 860 typedef struct drm_bo_arg{
 861         int handled;
 862         drm_u64_t next;
 863         union {
 864                 drm_bo_arg_request_t req;
 865                 drm_bo_arg_reply_t rep;
 866         } d;
 867 } drm_bo_arg_t;
 868
 869 #define DRM_BO_MEM_LOCAL 0
 870 #define DRM_BO_MEM_TT 1
 871 #define DRM_BO_MEM_VRAM 2
 872 #define DRM_BO_MEM_PRIV0 3
 873 #define DRM_BO_MEM_PRIV1 4
 874 #define DRM_BO_MEM_PRIV2 5
 875 #define DRM_BO_MEM_PRIV3 6
 876 #define DRM_BO_MEM_PRIV4 7
 877
 878 #define DRM_BO_MEM_TYPES 8 /* For now. */
 879
 880 typedef union drm_mm_init_arg{
 881         struct {
 882                 enum {
 883                         mm_init,
 884                         mm_takedown,
 885                         mm_query,
 886                         mm_lock,
 887                         mm_unlock
 888                 } op;
 889                 drm_u64_t p_offset;
 890                 drm_u64_t p_size;
 891                 unsigned mem_type;
 892                 unsigned expand_pad[8]; /*Future expansion */
 893         } req;
 894         struct {
 895                 drm_handle_t mm_sarea;
 896                 unsigned expand_pad[8]; /*Future expansion */
 897         } rep;
 898 } drm_mm_init_arg_t;
 899
 900 /**
 901  * \name Ioctls Definitions
 902  */
 903 /*@{*/
 904
 905 #define DRM_IOCTL_BASE                  'd'
 906 #define DRM_IO(nr)                      _IO(DRM_IOCTL_BASE,nr)
 907 #define DRM_IOR(nr,type)                _IOR(DRM_IOCTL_BASE,nr,type)
 908 #define DRM_IOW(nr,type)                _IOW(DRM_IOCTL_BASE,nr,type)
 909 #define DRM_IOWR(nr,type)               _IOWR(DRM_IOCTL_BASE,nr,type)
 910
 911 #define DRM_IOCTL_VERSION               DRM_IOWR(0x00, drm_version_t)
 912 #define DRM_IOCTL_GET_UNIQUE            DRM_IOWR(0x01, drm_unique_t)
 913 #define DRM_IOCTL_GET_MAGIC             DRM_IOR( 0x02, drm_auth_t)
 914 #define DRM_IOCTL_IRQ_BUSID             DRM_IOWR(0x03, drm_irq_busid_t)
 915 #define DRM_IOCTL_GET_MAP               DRM_IOWR(0x04, drm_map_t)
 916 #define DRM_IOCTL_GET_CLIENT            DRM_IOWR(0x05, drm_client_t)
 917 #define DRM_IOCTL_GET_STATS             DRM_IOR( 0x06, drm_stats_t)
 918 #define DRM_IOCTL_SET_VERSION           DRM_IOWR(0x07, drm_set_version_t)
 919
 920 #define DRM_IOCTL_SET_UNIQUE            DRM_IOW( 0x10, drm_unique_t)
 921 #define DRM_IOCTL_AUTH_MAGIC            DRM_IOW( 0x11, drm_auth_t)
 922 #define DRM_IOCTL_BLOCK                 DRM_IOWR(0x12, drm_block_t)
 923 #define DRM_IOCTL_UNBLOCK               DRM_IOWR(0x13, drm_block_t)
 924 #define DRM_IOCTL_CONTROL               DRM_IOW( 0x14, drm_control_t)
 925 #define DRM_IOCTL_ADD_MAP               DRM_IOWR(0x15, drm_map_t)
 926 #define DRM_IOCTL_ADD_BUFS              DRM_IOWR(0x16, drm_buf_desc_t)
 927 #define DRM_IOCTL_MARK_BUFS             DRM_IOW( 0x17, drm_buf_desc_t)
 928 #define DRM_IOCTL_INFO_BUFS             DRM_IOWR(0x18, drm_buf_info_t)
 929 #define DRM_IOCTL_MAP_BUFS              DRM_IOWR(0x19, drm_buf_map_t)
 930 #define DRM_IOCTL_FREE_BUFS             DRM_IOW( 0x1a, drm_buf_free_t)
 931
 932 #define DRM_IOCTL_RM_MAP                DRM_IOW( 0x1b, drm_map_t)
 933
 934 #define DRM_IOCTL_SET_SAREA_CTX         DRM_IOW( 0x1c, drm_ctx_priv_map_t)
 935 #define DRM_IOCTL_GET_SAREA_CTX         DRM_IOWR(0x1d, drm_ctx_priv_map_t)
 936
 937 #define DRM_IOCTL_ADD_CTX               DRM_IOWR(0x20, drm_ctx_t)
 938 #define DRM_IOCTL_RM_CTX                DRM_IOWR(0x21, drm_ctx_t)
 939 #define DRM_IOCTL_MOD_CTX               DRM_IOW( 0x22, drm_ctx_t)
 940 #define DRM_IOCTL_GET_CTX               DRM_IOWR(0x23, drm_ctx_t)
 941 #define DRM_IOCTL_SWITCH_CTX            DRM_IOW( 0x24, drm_ctx_t)
 942 #define DRM_IOCTL_NEW_CTX               DRM_IOW( 0x25, drm_ctx_t)
 943 #define DRM_IOCTL_RES_CTX               DRM_IOWR(0x26, drm_ctx_res_t)
 944 #define DRM_IOCTL_ADD_DRAW              DRM_IOWR(0x27, drm_draw_t)
 945 #define DRM_IOCTL_RM_DRAW               DRM_IOWR(0x28, drm_draw_t)
 946 #define DRM_IOCTL_DMA                   DRM_IOWR(0x29, drm_dma_t)
 947 #define DRM_IOCTL_LOCK                  DRM_IOW( 0x2a, drm_lock_t)
 948 #define DRM_IOCTL_UNLOCK                DRM_IOW( 0x2b, drm_lock_t)
 949 #define DRM_IOCTL_FINISH                DRM_IOW( 0x2c, drm_lock_t)
 950
 951 #define DRM_IOCTL_AGP_ACQUIRE           DRM_IO(  0x30)
 952 #define DRM_IOCTL_AGP_RELEASE           DRM_IO(  0x31)
 953 #define DRM_IOCTL_AGP_ENABLE            DRM_IOW( 0x32, drm_agp_mode_t)
 954 #define DRM_IOCTL_AGP_INFO              DRM_IOR( 0x33, drm_agp_info_t)
 955 #define DRM_IOCTL_AGP_ALLOC             DRM_IOWR(0x34, drm_agp_buffer_t)
 956 #define DRM_IOCTL_AGP_FREE              DRM_IOW( 0x35, drm_agp_buffer_t)
 957 #define DRM_IOCTL_AGP_BIND              DRM_IOW( 0x36, drm_agp_binding_t)
 958 #define DRM_IOCTL_AGP_UNBIND            DRM_IOW( 0x37, drm_agp_binding_t)
 959
 960 #define DRM_IOCTL_SG_ALLOC              DRM_IOW( 0x38, drm_scatter_gather_t)
 961 #define DRM_IOCTL_SG_FREE               DRM_IOW( 0x39, drm_scatter_gather_t)
 962
 963 #define DRM_IOCTL_WAIT_VBLANK           DRM_IOWR(0x3a, drm_wait_vblank_t)
 964
 965 #define DRM_IOCTL_FENCE                 DRM_IOWR(0x3b, drm_fence_arg_t)
 966 #define DRM_IOCTL_BUFOBJ                DRM_IOWR(0x3d, drm_bo_arg_t)
 967 #define DRM_IOCTL_MM_INIT               DRM_IOWR(0x3e, drm_mm_init_arg_t)
 968
 969 #define DRM_IOCTL_UPDATE_DRAW           DRM_IOW(0x3f, drm_update_draw_t)
 970
 971 #define DRM_IOCTL_MODESET_CTL           DRM_IOW(0xa0, drm_modeset_ctl_t)
 972
 973 /*@}*/
 974
 975 /**
 976  * Device specific ioctls should only be in their respective headers
 977  * The device specific ioctl range is from 0x40 to 0x99.
 978  * Generic IOCTLS restart at 0xA0.
 979  *
 980  * \sa drmCommandNone(), drmCommandRead(), drmCommandWrite(), and
 981  * drmCommandReadWrite().
 982  */
 983 #define DRM_COMMAND_BASE                0x40
 984 #define DRM_COMMAND_END                 0xA0
 985
 986 #endif