include/configs/ti816x_evm.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * ti816x_evm.h
   4  *
   5  * Copyright (C) 2013, Adeneo Embedded <www.adeneo-embedded.com>
   6  * Antoine Tenart, <atenart@adeneo-embedded.com>
   7  */
   8
   9 #ifndef __CONFIG_TI816X_EVM_H
  10 #define __CONFIG_TI816X_EVM_H
  11
  12 #include <configs/ti_armv7_omap.h>
  13 #include <asm/arch/omap.h>
  14
  15 #define CONFIG_EXTRA_ENV_SETTINGS       \
  16         DEFAULT_LINUX_BOOT_ENV \
  17         "mtdids=" CONFIG_MTDIDS_DEFAULT "\0" \
  18         "mtdparts=" CONFIG_MTDPARTS_DEFAULT "\0" \
  19
  20 /* Clock Defines */
  21 #define V_OSCK          24000000    /* Clock output from T2 */
  22 #define V_SCLK          (V_OSCK >> 1)
  23
  24 #define CONFIG_MAX_RAM_BANK_SIZE        (2048 << 20)    /* 2048MB */
  25 #define CONFIG_SYS_SDRAM_BASE           0x80000000
  26
  27 /**
  28  * Platform/Board specific defs
  29  */
  30 #define CONFIG_SYS_TIMERBASE    0x4802E000
  31 #define CONFIG_SYS_PTV          2   /* Divisor: 2^(PTV+1) => 8 */
  32
  33 /*
  34  * NS16550 Configuration
  35  */
  36 #define CONFIG_SYS_NS16550_SERIAL
  37 #define CONFIG_SYS_NS16550_REG_SIZE (-4)
  38 #define CONFIG_SYS_NS16550_CLK      (48000000)
  39 #define CONFIG_SYS_NS16550_COM1     0x48024000  /* Base EVM has UART2 */
  40
  41 /* allow overwriting serial config and ethaddr */
  42
  43
  44 /*
  45  * GPMC NAND block.  We support 1 device and the physical address to
  46  * access CS0 at is 0x8000000.
  47  */
  48 #define CONFIG_SYS_NAND_BASE            0x8000000
  49 #define CONFIG_SYS_MAX_NAND_DEVICE      1
  50
  51 /* NAND: SPL related configs */
  52
  53 /* NAND: device related configs */
  54 /* NAND: driver related configs */
  55 #define CONFIG_SYS_NAND_ECCPOS          { 2, 3, 4, 5, 6, 7, 8, 9, \
  56                                          10, 11, 12, 13, 14, 15, 16, 17, \
  57                                          18, 19, 20, 21, 22, 23, 24, 25, \
  58                                          26, 27, 28, 29, 30, 31, 32, 33, \
  59                                          34, 35, 36, 37, 38, 39, 40, 41, \
  60                                          42, 43, 44, 45, 46, 47, 48, 49, \
  61                                          50, 51, 52, 53, 54, 55, 56, 57, }
  62
  63 #define CONFIG_SYS_NAND_ECCSIZE         512
  64 #define CONFIG_SYS_NAND_ECCBYTES        14
  65
  66 /* SPL */
  67 /* Defines for SPL */
  68 #define CONFIG_SPL_MAX_SIZE             (SRAM_SCRATCH_SPACE_ADDR - \
  69                                          CONFIG_SPL_TEXT_BASE)
  70
  71 #endif