include/configs/socfpga_common.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2012 Altera Corporation <www.altera.com>
   4  */
   5 #ifndef __CONFIG_SOCFPGA_COMMON_H__
   6 #define __CONFIG_SOCFPGA_COMMON_H__
   7
   8 #include <linux/stringify.h>
   9
  10 /*
  11  * Memory configurations
  12  */
  13 #define PHYS_SDRAM_1                    0x0
  14 #if defined(CONFIG_TARGET_SOCFPGA_GEN5)
  15 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFFF0000
  16 #define CONFIG_SYS_INIT_RAM_SIZE        SOCFPGA_PHYS_OCRAM_SIZE
  17 #elif defined(CONFIG_TARGET_SOCFPGA_ARRIA10)
  18 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFE00000
  19 /* SPL memory allocation configuration, this is for FAT implementation */
  20 #ifndef CONFIG_SYS_SPL_MALLOC_SIZE
  21 #define CONFIG_SYS_SPL_MALLOC_SIZE      0x10000
  22 #endif
  23 #define CONFIG_SYS_INIT_RAM_SIZE        (SOCFPGA_PHYS_OCRAM_SIZE - \
  24                                          CONFIG_SYS_SPL_MALLOC_SIZE)
  25 #define CONFIG_SYS_SPL_MALLOC_START     (CONFIG_SYS_INIT_RAM_ADDR + \
  26                                          CONFIG_SYS_INIT_RAM_SIZE)
  27 #endif
  28
  29 /*
  30  * Some boards (e.g. socfpga_sr1500) use 8 bytes at the end of the internal
  31  * SRAM as bootcounter storage. Make sure to not put the stack directly
  32  * at this address to not overwrite the bootcounter by checking, if the
  33  * bootcounter address is located in the internal SRAM.
  34  */
  35 #if ((CONFIG_SYS_BOOTCOUNT_ADDR > CONFIG_SYS_INIT_RAM_ADDR) &&  \
  36      (CONFIG_SYS_BOOTCOUNT_ADDR < (CONFIG_SYS_INIT_RAM_ADDR +   \
  37                                    CONFIG_SYS_INIT_RAM_SIZE)))
  38 #define CONFIG_SPL_STACK                CONFIG_SYS_BOOTCOUNT_ADDR
  39 #else
  40 #define CONFIG_SPL_STACK                        \
  41         (CONFIG_SYS_INIT_RAM_ADDR + CONFIG_SYS_INIT_RAM_SIZE)
  42 #endif
  43
  44 /*
  45  * U-Boot stack setup: if SPL post-reloc uses DDR stack, use it in pre-reloc
  46  * phase of U-Boot, too. This prevents overwriting SPL data if stack/heap usage
  47  * in U-Boot pre-reloc is higher than in SPL.
  48  */
  49
  50 #define CONFIG_SYS_SDRAM_BASE           PHYS_SDRAM_1
  51
  52 /*
  53  * U-Boot general configurations
  54  */
  55                                                 /* Print buffer size */
  56
  57 /*
  58  * Cache
  59  */
  60 #define CONFIG_SYS_L2_PL310
  61 #define CONFIG_SYS_PL310_BASE           SOCFPGA_MPUL2_ADDRESS
  62
  63 /*
  64  * Ethernet on SoC (EMAC)
  65  */
  66 #ifdef CONFIG_CMD_NET
  67 #define CONFIG_DW_ALTDESCRIPTOR
  68 #endif
  69
  70 /*
  71  * FPGA Driver
  72  */
  73 #ifdef CONFIG_CMD_FPGA
  74 #define CONFIG_FPGA_COUNT               1
  75 #endif
  76
  77 /*
  78  * L4 OSC1 Timer 0
  79  */
  80 #ifndef CONFIG_TIMER
  81 #define CONFIG_SYS_TIMERBASE            SOCFPGA_OSC1TIMER0_ADDRESS
  82 #define CONFIG_SYS_TIMER_COUNTS_DOWN
  83 #define CONFIG_SYS_TIMER_COUNTER        (CONFIG_SYS_TIMERBASE + 0x4)
  84 #ifndef CONFIG_SYS_TIMER_RATE
  85 #define CONFIG_SYS_TIMER_RATE           25000000
  86 #endif
  87 #endif
  88
  89 /*
  90  * L4 Watchdog
  91  */
  92 #define CONFIG_DW_WDT_BASE              SOCFPGA_L4WD0_ADDRESS
  93 #define CONFIG_DW_WDT_CLOCK_KHZ         25000
  94
  95 /*
  96  * MMC Driver
  97  */
  98 #ifdef CONFIG_CMD_MMC
  99 /* FIXME */
 100 /* using smaller max blk cnt to avoid flooding the limited stack we have */
 101 #define CONFIG_SYS_MMC_MAX_BLK_COUNT    256     /* FIXME -- SPL only? */
 102 #endif
 103
 104 /*
 105  * NAND Support
 106  */
 107 #ifdef CONFIG_NAND_DENALI
 108 #define CONFIG_SYS_MAX_NAND_DEVICE      1
 109 #define CONFIG_SYS_NAND_REGS_BASE       SOCFPGA_NANDREGS_ADDRESS
 110 #define CONFIG_SYS_NAND_DATA_BASE       SOCFPGA_NANDDATA_ADDRESS
 111 #endif
 112
 113 /*
 114  * USB
 115  */
 116
 117 /*
 118  * USB Gadget (DFU, UMS)
 119  */
 120 #if defined(CONFIG_CMD_DFU) || defined(CONFIG_CMD_USB_MASS_STORAGE)
 121 #define DFU_DEFAULT_POLL_TIMEOUT        300
 122
 123 /* USB IDs */
 124 #define CONFIG_G_DNL_UMS_VENDOR_NUM     0x0525
 125 #define CONFIG_G_DNL_UMS_PRODUCT_NUM    0xA4A5
 126 #endif
 127
 128 /*
 129  * U-Boot environment
 130  */
 131
 132 /* Environment for SDMMC boot */
 133
 134 /* Environment for QSPI boot */
 135
 136 /*
 137  * SPL
 138  *
 139  * SRAM Memory layout for gen 5:
 140  *
 141  * 0xFFFF_0000 ...... Start of SRAM
 142  * 0xFFFF_xxxx ...... Top of stack (grows down)
 143  * 0xFFFF_yyyy ...... Global Data
 144  * 0xFFFF_zzzz ...... Malloc area
 145  * 0xFFFF_FFFF ...... End of SRAM
 146  *
 147  * SRAM Memory layout for Arria 10:
 148  * 0xFFE0_0000 ...... Start of SRAM (bottom)
 149  * 0xFFEx_xxxx ...... Top of stack (grows down to bottom)
 150  * 0xFFEy_yyyy ...... Global Data
 151  * 0xFFEz_zzzz ...... Malloc area (grows up to top)
 152  * 0xFFE3_FFFF ...... End of SRAM (top)
 153  */
 154
 155 /* SPL QSPI boot support */
 156
 157 /* SPL NAND boot support */
 158
 159 /* Extra Environment */
 160 #ifndef CONFIG_SPL_BUILD
 161
 162 #ifdef CONFIG_CMD_DHCP
 163 #define BOOT_TARGET_DEVICES_DHCP(func) func(DHCP, dhcp, na)
 164 #else
 165 #define BOOT_TARGET_DEVICES_DHCP(func)
 166 #endif
 167
 168 #if defined(CONFIG_CMD_PXE) && defined(CONFIG_CMD_DHCP)
 169 #define BOOT_TARGET_DEVICES_PXE(func) func(PXE, pxe, na)
 170 #else
 171 #define BOOT_TARGET_DEVICES_PXE(func)
 172 #endif
 173
 174 #ifdef CONFIG_CMD_MMC
 175 #define BOOT_TARGET_DEVICES_MMC(func) func(MMC, mmc, 0)
 176 #else
 177 #define BOOT_TARGET_DEVICES_MMC(func)
 178 #endif
 179
 180 #define BOOT_TARGET_DEVICES(func) \
 181         BOOT_TARGET_DEVICES_MMC(func) \
 182         BOOT_TARGET_DEVICES_PXE(func) \
 183         BOOT_TARGET_DEVICES_DHCP(func)
 184
 185 #include <config_distro_bootcmd.h>
 186
 187 #ifndef CONFIG_EXTRA_ENV_SETTINGS
 188 #define CONFIG_EXTRA_ENV_SETTINGS \
 189         "fdtfile=" CONFIG_DEFAULT_FDT_FILE "\0" \
 190         "bootm_size=0xa000000\0" \
 191         "kernel_addr_r="__stringify(CONFIG_SYS_LOAD_ADDR)"\0" \
 192         "fdt_addr_r=0x02000000\0" \
 193         "scriptaddr=0x02100000\0" \
 194         "pxefile_addr_r=0x02200000\0" \
 195         "ramdisk_addr_r=0x02300000\0" \
 196         "socfpga_legacy_reset_compat=1\0" \
 197         BOOTENV
 198
 199 #endif
 200 #endif
 201
 202 #endif  /* __CONFIG_SOCFPGA_COMMON_H__ */