include/configs/scb9328.h

   1 /*
   2  * Copyright (C) 2003 ETC s.r.o.
   3  *
   4  * This program is free software; you can redistribute it and/or
   5  * modify it under the terms of the GNU General Public License as
   6  * published by the Free Software Foundation; either version 2 of
   7  * the License, or (at your option) any later version.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License
  15  * along with this program; if not, write to the Free Software
  16  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  17  * MA 02111-1307 USA
  18  *
  19  * Written by Peter Figuli <peposh@etc.sk>, 2003.
  20  *
  21  * 2003/13/06 Initial MP10 Support copied from wepep250
  22  */
  23
  24 #ifndef __CONFIG_H
  25 #define __CONFIG_H
  26
  27 #define CONFIG_ARM920T          1     /* this is an ARM920T CPU     */
  28 #define CONFIG_IMX              1     /* in a Motorola MC9328MXL Chip */
  29 #define CONFIG_SCB9328          1     /* on a scb9328tronix board */
  30 #undef  CONFIG_USE_IRQ                /* don't need use IRQ/FIQ    */
  31
  32 #define CONFIG_IMX_SERIAL1
  33 /*
  34  * Select serial console configuration
  35  */
  36
  37
  38 /*
  39  * Command line configuration.
  40  */
  41 #include <config_cmd_default.h>
  42
  43 #define CONFIG_CMD_NET
  44 #define CONFIG_CMD_PING
  45 #define CONFIG_CMD_DHCP
  46
  47 #undef CONFIG_CMD_LOADS
  48 #undef CONFIG_CMD_CONSOLE
  49 #undef CONFIG_CMD_AUTOSCRIPT
  50
  51
  52 /*
  53  * Boot options. Setting delay to -1 stops autostart count down.
  54  * NOTE: Sending parameters to kernel depends on kernel version and
  55  * 2.4.19-rmk6-pxa1 patch used while my u-boot coding didn't accept
  56  * parameters at all! Do not get confused by them so.
  57  */
  58 #define CONFIG_BOOTDELAY   -1
  59 #define CONFIG_BOOTARGS    "console=ttySMX0,115200n8 root=/dev/mtdblock3 rootfstype=jffs2 mtdparts=scb9328_flash:128k(U-boot)ro,128k(U-boot_env),1m(kernel),4m(root),4m(fs) eval_board=evk9328"
  60 #define CONFIG_BOOTCOMMAND "bootm 10040000"
  61 #define CONFIG_SHOW_BOOT_PROGRESS
  62 #define CONFIG_ETHADDR          80:81:82:83:84:85
  63 #define CONFIG_NETMASK          255.255.255.0
  64 #define CONFIG_IPADDR           10.10.10.9
  65 #define CONFIG_SERVERIP         10.10.10.10
  66
  67 /*
  68  * General options for u-boot. Modify to save memory foot print
  69  */
  70 #define CFG_LONGHELP                                  /* undef saves memory  */
  71 #define CFG_PROMPT              "scb9328> "           /* prompt string       */
  72 #define CFG_CBSIZE              256                   /* console I/O buffer  */
  73 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* print buffer size   */
  74 #define CFG_MAXARGS             16                    /* max command args    */
  75 #define CFG_BARGSIZE            CFG_CBSIZE            /* boot args buf size  */
  76
  77 #define CFG_MEMTEST_START       0x08100000            /* memtest test area   */
  78 #define CFG_MEMTEST_END         0x08F00000
  79
  80 #undef  CFG_CLKS_IN_HZ                       /* use HZ for freq. display     */
  81
  82 #define CFG_HZ                  3686400      /* incrementer freq: 3.6864 MHz */
  83 #define CFG_CPUSPEED            0x141        /* core clock - register value  */
  84
  85 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
  86 #define CONFIG_BAUDRATE 115200
  87 /*
  88  * Definitions related to passing arguments to kernel.
  89  */
  90 #define CONFIG_CMDLINE_TAG           1   /* send commandline to Kernel       */
  91 #define CONFIG_SETUP_MEMORY_TAGS     1   /* send memory definition to kernel */
  92 #define CONFIG_INITRD_TAG            1   /* send initrd params               */
  93 #undef  CONFIG_VFD                       /* do not send framebuffer setup    */
  94
  95
  96 /*
  97  * Malloc pool need to host env + 128 Kb reserve for other allocations.
  98  */
  99 #define CFG_MALLOC_LEN          (CFG_ENV_SIZE + (128<<10) )
 100
 101
 102 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
 103
 104 #define CONFIG_STACKSIZE        (120<<10)      /* stack size                 */
 105
 106 #ifdef CONFIG_USE_IRQ
 107 #define CONFIG_STACKSIZE_IRQ    (4<<10)        /* IRQ stack                  */
 108 #define CONFIG_STACKSIZE_FIQ    (4<<10)        /* FIQ stack                  */
 109 #endif
 110
 111 /* SDRAM Setup Values
 112 0x910a8300 Precharge Command CAS 3
 113 0x910a8200 Precharge Command CAS 2
 114
 115 0xa10a8300 AutoRefresh Command CAS 3
 116 0xa10a8200 Set AutoRefresh Command CAS 2 */
 117
 118 #define PRECHARGE_CMD 0x910a8200
 119 #define AUTOREFRESH_CMD 0xa10a8200
 120
 121 /*
 122  * SDRAM Memory Map
 123  */
 124 /* SH FIXME */
 125 #define CONFIG_NR_DRAM_BANKS    1               /* we have 1 bank of SDRAM */
 126 #define SCB9328_SDRAM_1         0x08000000      /* SDRAM bank #1           */
 127 #define SCB9328_SDRAM_1_SIZE    0x01000000      /* 16 MB                   */
 128
 129 /*
 130  * Flash Controller settings
 131  */
 132
 133 /*
 134  * Hardware drivers
 135  */
 136
 137
 138 /*
 139  * Configuration for FLASH memory for the Synertronixx board
 140  */
 141
 142 /* #define SCB9328_FLASH_32M */
 143
 144 /* 32MB */
 145 #ifdef SCB9328_FLASH_32M
 146 #define CFG_MAX_FLASH_BANKS             1       /* FLASH banks count (not chip count)*/
 147 #define CFG_MAX_FLASH_SECT              256     /* number of sector in FLASH bank    */
 148 #define SCB9328_FLASH_BUS_WIDTH         2       /* we use 16 bit FLASH memory...     */
 149 #define SCB9328_FLASH_INTERLEAVE        1       /* ... made of 1 chip                */
 150 #define SCB9328_FLASH_BANK_SIZE  0x02000000     /* size of one flash bank            */
 151 #define SCB9328_FLASH_SECT_SIZE  0x00020000     /* size of erase sector              */
 152 #define SCB9328_FLASH_BASE       0x10000000     /* location of flash memory          */
 153 #define SCB9328_FLASH_UNLOCK            1       /* perform hw unlock first           */
 154 #else
 155
 156 /* 16MB */
 157 #define CFG_MAX_FLASH_BANKS             1       /* FLASH banks count (not chip count)*/
 158 #define CFG_MAX_FLASH_SECT              128     /* number of sector in FLASH bank    */
 159 #define SCB9328_FLASH_BUS_WIDTH         2       /* we use 16 bit FLASH memory...     */
 160 #define SCB9328_FLASH_INTERLEAVE        1       /* ... made of 1 chip                */
 161 #define SCB9328_FLASH_BANK_SIZE  0x01000000     /* size of one flash bank            */
 162 #define SCB9328_FLASH_SECT_SIZE  0x00020000     /* size of erase sector              */
 163 #define SCB9328_FLASH_BASE       0x10000000     /* location of flash memory          */
 164 #define SCB9328_FLASH_UNLOCK            1       /* perform hw unlock first           */
 165 #endif /* SCB9328_FLASH_32M */
 166
 167 /* This should be defined if CFI FLASH device is present. Actually benefit
 168    is not so clear to me. In other words we can provide more informations
 169    to user, but this expects more complex flash handling we do not provide
 170    now.*/
 171 #undef  CFG_FLASH_CFI
 172
 173 #define CFG_FLASH_ERASE_TOUT    (2*CFG_HZ)    /* timeout for Erase operation */
 174 #define CFG_FLASH_WRITE_TOUT    (2*CFG_HZ)    /* timeout for Write operation */
 175
 176 #define CFG_FLASH_BASE          SCB9328_FLASH_BASE
 177
 178 /*
 179  * This is setting for JFFS2 support in u-boot.
 180  * Right now there is no gain for user, but later on booting kernel might be
 181  * possible. Consider using XIP kernel running from flash to save RAM
 182  * footprint.
 183  * NOTE: Enable CFG_CMD_JFFS2 for JFFS2 support.
 184  */
 185 #define CFG_JFFS2_FIRST_BANK            0
 186 #define CFG_JFFS2_FIRST_SECTOR          5
 187 #define CFG_JFFS2_NUM_BANKS             1
 188
 189 /*
 190  * Environment setup. Definitions of monitor location and size with
 191  * definition of environment setup ends up in 2 possibilities.
 192  * 1. Embeded environment - in u-boot code is space for environment
 193  * 2. Environment is read from predefined sector of flash
 194  * Right now we support 2. possiblity, but expecting no env placed
 195  * on mentioned address right now. This also needs to provide whole
 196  * sector for it - for us 256Kb is really waste of memory. U-boot uses
 197  * default env. and until kernel parameters could be sent to kernel
 198  * env. has no sense to us.
 199  */
 200
 201 /* Setup for PA23 which is Reset Default PA23 but has to become
 202    CS5 */
 203
 204 #define CFG_GPR_A_VAL           0x00800000
 205 #define CFG_GIUS_A_VAL          0x0043fffe
 206
 207 #define CFG_MONITOR_BASE        0x10000000
 208 #define CFG_MONITOR_LEN         0x20000         /* 128b ( 1 flash sector )  */
 209 #define CFG_ENV_IS_IN_FLASH     1
 210 #define CFG_ENV_ADDR            0x10020000      /* absolute address for now  */
 211 #define CFG_ENV_SIZE            0x20000
 212
 213 #define  CONFIG_ENV_OVERWRITE  1                /* env is not writable now   */
 214
 215 /*
 216  * CSxU_VAL:
 217  * 63| x        x x x | x x x x | x x  x    x | x x x x | x x x x | x x x x | x x x x | x x x x|32
 218  *   |DTACK_SEL|0|BCD |   BCS   | PSZ|PME|SYNC|  DOL    | CNC|    WSC       | 0| WWS  |   EDC  |
 219  *
 220  * CSxL_VAL:
 221  * 31| x x x x | x x x x | x x x x | x x x x | x x x x |  x x x x | x x  x x | x x  x    x| 0
 222  *   |   OEA   |   OEN   |   WEA   |   WEN   |   CSA   |EBC| DSZ  | 0|SP|0|WP| 0 0|PA|CSEN|
 223  */
 224
 225 #define CFG_CS0U_VAL 0x000F2000
 226 #define CFG_CS0L_VAL 0x11110d01
 227 #define CFG_CS1U_VAL 0x000F0a00
 228 #define CFG_CS1L_VAL 0x11110601
 229 #define CFG_CS2U_VAL 0x0
 230 #define CFG_CS2L_VAL 0x0
 231
 232 #define CFG_CS3U_VAL 0x000FFFFF
 233 #define CFG_CS3L_VAL 0x00000303
 234
 235 #define CFG_CS4U_VAL 0x000F0a00
 236 #define CFG_CS4L_VAL 0x11110301
 237
 238 /* CNC == 3 too long
 239    #define CFG_CS5U_VAL 0x0000C210 */
 240
 241 /* #define CFG_CS5U_VAL 0x00008400
 242    mal laenger mahcen, ob der bei 150MHz laenger haelt dann und
 243    kaum langsamer ist */
 244 /* #define CFG_CS5U_VAL 0x00009400
 245    #define CFG_CS5L_VAL 0x11010D03 */
 246
 247 #define CFG_CS5U_VAL 0x00008400
 248 #define CFG_CS5L_VAL 0x00000D03
 249
 250 #define CONFIG_DRIVER_DM9000            1
 251 #define CONFIG_DRIVER_DM9000            1
 252 #define CONFIG_DM9000_BASE              0x16000000
 253 #define DM9000_IO                       CONFIG_DM9000_BASE
 254 #define DM9000_DATA                     (CONFIG_DM9000_BASE+4)
 255 /* #define CONFIG_DM9000_USE_8BIT */
 256 #define CONFIG_DM9000_USE_16BIT
 257 /* #define CONFIG_DM9000_USE_32BIT */
 258
 259 /* f_{dpll}=2*f{ref}*(MFI+MFN/(MFD+1))/(PD+1)
 260    f_ref=16,777MHz
 261
 262    0x002a141f: 191,9944MHz
 263    0x040b2007: 144MHz
 264    0x042a141f: 96MHz
 265    0x0811140d: 64MHz
 266    0x040e200e: 150MHz
 267    0x00321431: 200MHz
 268
 269    0x08001800: 64MHz mit 16er Quarz
 270    0x04001800: 96MHz mit 16er Quarz
 271    0x04002400: 144MHz mit 16er Quarz
 272
 273    31 |x x x x|x x x x|x x x x|x x x x|x x x x|x x x x|x x x x|x x x x| 0
 274       |XXX|--PD---|-------MFD---------|XXX|--MFI--|-----MFN-----------|     */
 275
 276 #define CPU200
 277
 278 #ifdef CPU200
 279 #define CFG_MPCTL0_VAL 0x00321431
 280 #else
 281 #define CFG_MPCTL0_VAL 0x040e200e
 282 #endif
 283
 284 /* #define BUS64 */
 285 #define BUS72
 286
 287 #ifdef BUS72
 288 #define CFG_SPCTL0_VAL 0x04002400
 289 #endif
 290
 291 #ifdef BUS96
 292 #define CFG_SPCTL0_VAL 0x04001800
 293 #endif
 294
 295 #ifdef BUS64
 296 #define CFG_SPCTL0_VAL 0x08001800
 297 #endif
 298
 299 /* Das ist der BCLK Divider, der aus der System PLL
 300    BCLK und HCLK erzeugt:
 301    31 | xxxx xxxx xxxx xxxx xx10 11xx xxxx xxxx | 0
 302    0x2f008403 : 192MHz/2=96MHz, 144MHz/2=72MHz PRESC=1->BCLKDIV=2
 303    0x2f008803 : 192MHz/3=64MHz, 240MHz/3=80MHz PRESC=1->BCLKDIV=2
 304    0x2f001003 : 192MHz/5=38,4MHz
 305    0x2f000003 : 64MHz/1
 306    Bit 22: SPLL Restart
 307    Bit 21: MPLL Restart */
 308
 309 #ifdef BUS64
 310 #define CFG_CSCR_VAL 0x2f030003
 311 #endif
 312
 313 #ifdef BUS72
 314 #define CFG_CSCR_VAL 0x2f030403
 315 #endif
 316
 317 /*
 318  * Well this has to be defined, but on the other hand it is used differently
 319  * one may expect. For instance loadb command do not cares :-)
 320  * So advice is - do not relay on this...
 321  */
 322 #define CFG_LOAD_ADDR 0x08400000
 323
 324 #define MHZ16QUARZINUSE
 325
 326 #ifdef MHZ16QUARZINUSE
 327 #define CONFIG_SYSPLL_CLK_FREQ 16000000
 328 #else
 329 #define CONFIG_SYSPLL_CLK_FREQ 16780000
 330 #endif
 331
 332 #define CONFIG_SYS_CLK_FREQ 16780000
 333
 334 /* FMCR Bit 0 becomes 0 to make CS3 CS3 :P */
 335 #define CFG_FMCR_VAL 0x00000001
 336
 337 /* Bit[0:3] contain PERCLK1DIV for UART 1
 338    0x000b00b ->b<- -> 192MHz/12=16MHz
 339    0x000b00b ->8<- -> 144MHz/09=16MHz
 340    0x000b00b ->3<- -> 64MHz/4=16MHz */
 341
 342 #ifdef BUS96
 343 #define CFG_PCDR_VAL 0x000b00b5
 344 #endif
 345
 346 #ifdef BUS64
 347 #define CFG_PCDR_VAL 0x000b00b3
 348 #endif
 349
 350 #ifdef BUS72
 351 #define CFG_PCDR_VAL 0x000b00b8
 352 #endif
 353
 354 #endif  /* __CONFIG_H */