include/configs/sbc8548.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright 2007,2009 Wind River Systems <www.windriver.com>
   4  * Copyright 2007 Embedded Specialties, Inc.
   5  * Copyright 2004, 2007 Freescale Semiconductor.
   6  */
   7
   8 /*
   9  * sbc8548 board configuration file
  10  * Please refer to doc/README.sbc8548 for more info.
  11  */
  12 #ifndef __CONFIG_H
  13 #define __CONFIG_H
  14
  15 /*
  16  * Top level Makefile configuration choices
  17  */
  18 #ifdef CONFIG_PCI
  19 #define CONFIG_PCI_INDIRECT_BRIDGE
  20 #define CONFIG_PCI1
  21 #endif
  22
  23 #ifdef CONFIG_66
  24 #define CONFIG_SYS_CLK_DIV 1
  25 #endif
  26
  27 #ifdef CONFIG_33
  28 #define CONFIG_SYS_CLK_DIV 2
  29 #endif
  30
  31 #ifdef CONFIG_PCIE
  32 #define CONFIG_PCIE1
  33 #endif
  34
  35 /*
  36  * High Level Configuration Options
  37  */
  38
  39 /*
  40  * If you want to boot from the SODIMM flash, instead of the soldered
  41  * on flash, set this, and change JP12, SW2:8 accordingly.
  42  */
  43 #undef CONFIG_SYS_ALT_BOOT
  44
  45 #undef CONFIG_RIO
  46
  47 #ifdef CONFIG_PCI
  48 #define CONFIG_FSL_PCI_INIT             /* Use common FSL init code */
  49 #define CONFIG_SYS_PCI_64BIT    1       /* enable 64-bit PCI resources */
  50 #endif
  51 #ifdef CONFIG_PCIE1
  52 #endif
  53
  54 #define CONFIG_ENV_OVERWRITE
  55
  56 #define CONFIG_INTERRUPTS               /* enable pci, srio, ddr interrupts */
  57
  58 /*
  59  * Below assumes that CCB:SYSCLK remains unchanged at 6:1 via SW2:[1-4]
  60  */
  61 #ifndef CONFIG_SYS_CLK_DIV
  62 #define CONFIG_SYS_CLK_DIV      1       /* 2, if 33MHz PCI card installed */
  63 #endif
  64 #define CONFIG_SYS_CLK_FREQ     (66000000 / CONFIG_SYS_CLK_DIV)
  65
  66 /*
  67  * These can be toggled for performance analysis, otherwise use default.
  68  */
  69 #define CONFIG_L2_CACHE                 /* toggle L2 cache */
  70 #define CONFIG_BTB                      /* toggle branch predition */
  71
  72 /*
  73  * Only possible on E500 Version 2 or newer cores.
  74  */
  75 #define CONFIG_ENABLE_36BIT_PHYS        1
  76
  77 #undef  CONFIG_SYS_DRAM_TEST                    /* memory test, takes time */
  78 #define CONFIG_SYS_MEMTEST_START        0x00200000      /* memtest works on */
  79 #define CONFIG_SYS_MEMTEST_END          0x00400000
  80
  81 #define CONFIG_SYS_CCSRBAR              0xe0000000
  82 #define CONFIG_SYS_CCSRBAR_PHYS_LOW     CONFIG_SYS_CCSRBAR
  83
  84 /* DDR Setup */
  85 #undef CONFIG_DDR_ECC                   /* only for ECC DDR module */
  86 /*
  87  * A hardware errata caused the LBC SDRAM SPD and the DDR2 SPD
  88  * to collide, meaning you couldn't reliably read either. So
  89  * physically remove the LBC PC100 SDRAM module from the board
  90  * before enabling the two SPD options below, or check that you
  91  * have the hardware fix on your board via "i2c probe" and looking
  92  * for a device at 0x53.
  93  */
  94 #undef CONFIG_SPD_EEPROM                /* Use SPD EEPROM for DDR setup */
  95 #undef CONFIG_DDR_SPD
  96
  97 #define CONFIG_ECC_INIT_VIA_DDRCONTROLLER       /* DDR controller or DMA? */
  98 #define CONFIG_MEM_INIT_VALUE   0xDeadBeef
  99
 100 #define CONFIG_SYS_DDR_SDRAM_BASE       0x00000000
 101 #define CONFIG_SYS_SDRAM_BASE           CONFIG_SYS_DDR_SDRAM_BASE
 102 #define CONFIG_VERY_BIG_RAM
 103
 104 #define CONFIG_DIMM_SLOTS_PER_CTLR      1
 105 #define CONFIG_CHIP_SELECTS_PER_CTRL    2
 106
 107 /*
 108  * The hardware fix for the I2C address collision puts the DDR
 109  * SPD at 0x53, but if we are running on an older board w/o the
 110  * fix, it will still be at 0x51.  We check 0x53 1st.
 111  */
 112 #define SPD_EEPROM_ADDRESS      0x51    /* CTLR 0 DIMM 0 */
 113 #define ALT_SPD_EEPROM_ADDRESS  0x53    /* CTLR 0 DIMM 0 */
 114
 115 /*
 116  * Make sure required options are set
 117  */
 118 #ifndef CONFIG_SPD_EEPROM
 119         #define CONFIG_SYS_SDRAM_SIZE   256             /* DDR is 256MB */
 120         #define CONFIG_SYS_DDR_CONTROL  0xc300c000
 121 #endif
 122
 123 #undef CONFIG_CLOCKS_IN_MHZ
 124
 125 /*
 126  * FLASH on the Local Bus
 127  * Two banks, one 8MB the other 64MB, using the CFI driver.
 128  * JP12+SW2.8 are used to swap CS0 and CS6, defaults are to have
 129  * CS0 the 8MB boot flash, and CS6 the 64MB flash.
 130  *
 131  *      Default:
 132  *      ec00_0000       efff_ffff       64MB SODIMM
 133  *      ff80_0000       ffff_ffff       8MB soldered flash
 134  *
 135  *      Alternate:
 136  *      ef80_0000       efff_ffff       8MB soldered flash
 137  *      fc00_0000       ffff_ffff       64MB SODIMM
 138  *
 139  * BR0_8M:
 140  *    Base address 0 = 0xff80_0000 = BR0[0:16] = 1111 1111 1000 0000 0
 141  *    Port Size = 8 bits = BRx[19:20] = 01
 142  *    Use GPCM = BRx[24:26] = 000
 143  *    Valid = BRx[31] = 1
 144  *
 145  * BR0_64M:
 146  *    Base address 0 = 0xfc00_0000 = BR0[0:16] = 1111 1100 0000 0000 0
 147  *    Port Size = 32 bits = BRx[19:20] = 11
 148  *
 149  * 0    4    8    12   16   20   24   28
 150  * 1111 1111 1000 0000 0000 1000 0000 0001 = ff800801    BR0_8M
 151  * 1111 1100 0000 0000 0001 1000 0000 0001 = fc001801    BR0_64M
 152  */
 153 #define CONFIG_SYS_BR0_8M       0xff800801
 154 #define CONFIG_SYS_BR0_64M      0xfc001801
 155
 156 /*
 157  * BR6_8M:
 158  *    Base address 6 = 0xef80_0000 = BR6[0:16] = 1110 1111 1000 0000 0
 159  *    Port Size = 8 bits = BRx[19:20] = 01
 160  *    Use GPCM = BRx[24:26] = 000
 161  *    Valid = BRx[31] = 1
 162
 163  * BR6_64M:
 164  *    Base address 6 = 0xec00_0000 = BR6[0:16] = 1110 1100 0000 0000 0
 165  *    Port Size = 32 bits = BRx[19:20] = 11
 166  *
 167  * 0    4    8    12   16   20   24   28
 168  * 1110 1111 1000 0000 0000 1000 0000 0001 = ef800801    BR6_8M
 169  * 1110 1100 0000 0000 0001 1000 0000 0001 = ec001801    BR6_64M
 170  */
 171 #define CONFIG_SYS_BR6_8M       0xef800801
 172 #define CONFIG_SYS_BR6_64M      0xec001801
 173
 174 /*
 175  * OR0_8M:
 176  *    Addr Mask = 8M = OR1[0:16] = 1111 1111 1000 0000 0
 177  *    XAM = OR0[17:18] = 11
 178  *    CSNT = OR0[20] = 1
 179  *    ACS = half cycle delay = OR0[21:22] = 11
 180  *    SCY = 6 = OR0[24:27] = 0110
 181  *    TRLX = use relaxed timing = OR0[29] = 1
 182  *    EAD = use external address latch delay = OR0[31] = 1
 183  *
 184  * OR0_64M:
 185  *    Addr Mask = 64M = OR1[0:16] = 1111 1100 0000 0000 0
 186  *
 187  *
 188  * 0    4    8    12   16   20   24   28
 189  * 1111 1111 1000 0000 0110 1110 0110 0101 = ff806e65    OR0_8M
 190  * 1111 1100 0000 0000 0110 1110 0110 0101 = fc006e65    OR0_64M
 191  */
 192 #define CONFIG_SYS_OR0_8M       0xff806e65
 193 #define CONFIG_SYS_OR0_64M      0xfc006e65
 194
 195 /*
 196  * OR6_8M:
 197  *    Addr Mask = 8M = OR6[0:16] = 1111 1111 1000 0000 0
 198  *    XAM = OR6[17:18] = 11
 199  *    CSNT = OR6[20] = 1
 200  *    ACS = half cycle delay = OR6[21:22] = 11
 201  *    SCY = 6 = OR6[24:27] = 0110
 202  *    TRLX = use relaxed timing = OR6[29] = 1
 203  *    EAD = use external address latch delay = OR6[31] = 1
 204  *
 205  * OR6_64M:
 206  *    Addr Mask = 64M = OR6[0:16] = 1111 1100 0000 0000 0
 207  *
 208  * 0    4    8    12   16   20   24   28
 209  * 1111 1111 1000 0000 0110 1110 0110 0101 = ff806e65    OR6_8M
 210  * 1111 1100 0000 0000 0110 1110 0110 0101 = fc006e65    OR6_64M
 211  */
 212 #define CONFIG_SYS_OR6_8M       0xff806e65
 213 #define CONFIG_SYS_OR6_64M      0xfc006e65
 214
 215 #ifndef CONFIG_SYS_ALT_BOOT             /* JP12 in default position */
 216 #define CONFIG_SYS_BOOT_BLOCK           0xff800000      /* start of 8MB Flash */
 217 #define CONFIG_SYS_ALT_FLASH            0xec000000      /* 64MB "user" flash */
 218
 219 #define CONFIG_SYS_BR0_PRELIM           CONFIG_SYS_BR0_8M
 220 #define CONFIG_SYS_OR0_PRELIM           CONFIG_SYS_OR0_8M
 221
 222 #define CONFIG_SYS_BR6_PRELIM           CONFIG_SYS_BR6_64M
 223 #define CONFIG_SYS_OR6_PRELIM           CONFIG_SYS_OR6_64M
 224 #else                                   /* JP12 in alternate position */
 225 #define CONFIG_SYS_BOOT_BLOCK           0xfc000000      /* start 64MB Flash */
 226 #define CONFIG_SYS_ALT_FLASH            0xef800000      /* 8MB soldered flash */
 227
 228 #define CONFIG_SYS_BR0_PRELIM           CONFIG_SYS_BR0_64M
 229 #define CONFIG_SYS_OR0_PRELIM           CONFIG_SYS_OR0_64M
 230
 231 #define CONFIG_SYS_BR6_PRELIM           CONFIG_SYS_BR6_8M
 232 #define CONFIG_SYS_OR6_PRELIM           CONFIG_SYS_OR6_8M
 233 #endif
 234
 235 #define CONFIG_SYS_FLASH_BASE           CONFIG_SYS_BOOT_BLOCK
 236 #define CONFIG_SYS_FLASH_BANKS_LIST     {CONFIG_SYS_FLASH_BASE, \
 237                                          CONFIG_SYS_ALT_FLASH}
 238 #define CONFIG_SYS_MAX_FLASH_BANKS      2               /* number of banks */
 239 #define CONFIG_SYS_MAX_FLASH_SECT       256             /* sectors per device */
 240 #undef  CONFIG_SYS_FLASH_CHECKSUM
 241 #define CONFIG_SYS_FLASH_ERASE_TOUT     60000   /* Flash Erase Timeout (ms) */
 242 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Flash Write Timeout (ms) */
 243
 244 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE    /* start of monitor */
 245
 246 #define CONFIG_SYS_FLASH_EMPTY_INFO
 247
 248 /* CS5 = Local bus peripherals controlled by the EPLD */
 249
 250 #define CONFIG_SYS_BR5_PRELIM           0xf8000801
 251 #define CONFIG_SYS_OR5_PRELIM           0xff006e65
 252 #define CONFIG_SYS_EPLD_BASE            0xf8000000
 253 #define CONFIG_SYS_LED_DISP_BASE        0xf8000000
 254 #define CONFIG_SYS_USER_SWITCHES_BASE   0xf8100000
 255 #define CONFIG_SYS_BD_REV               0xf8300000
 256 #define CONFIG_SYS_EEPROM_BASE          0xf8b00000
 257
 258 /*
 259  * SDRAM on the Local Bus (CS3 and CS4)
 260  * Note that most boards have a hardware errata where both the
 261  * LBC SDRAM and the DDR2 SDRAM decode at 0x51, making it impossible
 262  * to use CONFIG_DDR_SPD unless you physically remove the LBC DIMM.
 263  * A hardware workaround is also available, see README.sbc8548 file.
 264  */
 265 #define CONFIG_SYS_LBC_SDRAM_BASE       0xf0000000      /* Localbus SDRAM */
 266 #define CONFIG_SYS_LBC_SDRAM_SIZE       128             /* LBC SDRAM is 128MB */
 267
 268 /*
 269  * Base Register 3 and Option Register 3 configure the 1st 1/2 SDRAM.
 270  * The SDRAM base address, CONFIG_SYS_LBC_SDRAM_BASE, is 0xf0000000.
 271  *
 272  * For BR3, need:
 273  *    Base address of 0xf0000000 = BR[0:16] = 1111 0000 0000 0000 0
 274  *    port-size = 32-bits = BR2[19:20] = 11
 275  *    no parity checking = BR2[21:22] = 00
 276  *    SDRAM for MSEL = BR2[24:26] = 011
 277  *    Valid = BR[31] = 1
 278  *
 279  * 0    4    8    12   16   20   24   28
 280  * 1111 0000 0000 0000 0001 1000 0110 0001 = f0001861
 281  *
 282  */
 283
 284 #define CONFIG_SYS_BR3_PRELIM           0xf0001861
 285
 286 /*
 287  * The SDRAM size in MB, of 1/2 CONFIG_SYS_LBC_SDRAM_SIZE, is 64.
 288  *
 289  * For OR3, need:
 290  *    64MB mask for AM, OR3[0:7] = 1111 1100
 291  *                 XAM, OR3[17:18] = 11
 292  *    10 columns OR3[19-21] = 011
 293  *    12 rows   OR3[23-25] = 011
 294  *    EAD set for extra time OR[31] = 0
 295  *
 296  * 0    4    8    12   16   20   24   28
 297  * 1111 1100 0000 0000 0110 1100 1100 0000 = fc006cc0
 298  */
 299
 300 #define CONFIG_SYS_OR3_PRELIM           0xfc006cc0
 301
 302 /*
 303  * Base Register 4 and Option Register 4 configure the 2nd 1/2 SDRAM.
 304  * The base address, (SDRAM_BASE + 1/2*SIZE), is 0xf4000000.
 305  *
 306  * For BR4, need:
 307  *    Base address of 0xf4000000 = BR[0:16] = 1111 0100 0000 0000 0
 308  *    port-size = 32-bits = BR2[19:20] = 11
 309  *    no parity checking = BR2[21:22] = 00
 310  *    SDRAM for MSEL = BR2[24:26] = 011
 311  *    Valid = BR[31] = 1
 312  *
 313  * 0    4    8    12   16   20   24   28
 314  * 1111 0000 0000 0000 0001 1000 0110 0001 = f4001861
 315  *
 316  */
 317
 318 #define CONFIG_SYS_BR4_PRELIM           0xf4001861
 319
 320 /*
 321  * The SDRAM size in MB, of 1/2 CONFIG_SYS_LBC_SDRAM_SIZE, is 64.
 322  *
 323  * For OR4, need:
 324  *    64MB mask for AM, OR3[0:7] = 1111 1100
 325  *                 XAM, OR3[17:18] = 11
 326  *    10 columns OR3[19-21] = 011
 327  *    12 rows   OR3[23-25] = 011
 328  *    EAD set for extra time OR[31] = 0
 329  *
 330  * 0    4    8    12   16   20   24   28
 331  * 1111 1100 0000 0000 0110 1100 1100 0000 = fc006cc0
 332  */
 333
 334 #define CONFIG_SYS_OR4_PRELIM           0xfc006cc0
 335
 336 #define CONFIG_SYS_LBC_LCRR             0x00000002    /* LB clock ratio reg */
 337 #define CONFIG_SYS_LBC_LBCR             0x00000000    /* LB config reg */
 338 #define CONFIG_SYS_LBC_LSRT             0x20000000  /* LB sdram refresh timer */
 339 #define CONFIG_SYS_LBC_MRTPR            0x00000000  /* LB refresh timer prescal*/
 340
 341 /*
 342  * Common settings for all Local Bus SDRAM commands.
 343  */
 344 #define CONFIG_SYS_LBC_LSDMR_COMMON     ( LSDMR_RFCR16          \
 345                                 | LSDMR_BSMA1516        \
 346                                 | LSDMR_PRETOACT3       \
 347                                 | LSDMR_ACTTORW3        \
 348                                 | LSDMR_BUFCMD          \
 349                                 | LSDMR_BL8             \
 350                                 | LSDMR_WRC2            \
 351                                 | LSDMR_CL3             \
 352                                 )
 353
 354 #define CONFIG_SYS_LBC_LSDMR_PCHALL     \
 355          (CONFIG_SYS_LBC_LSDMR_COMMON | LSDMR_OP_PCHALL)
 356 #define CONFIG_SYS_LBC_LSDMR_ARFRSH     \
 357          (CONFIG_SYS_LBC_LSDMR_COMMON | LSDMR_OP_ARFRSH)
 358 #define CONFIG_SYS_LBC_LSDMR_MRW        \
 359          (CONFIG_SYS_LBC_LSDMR_COMMON | LSDMR_OP_MRW)
 360 #define CONFIG_SYS_LBC_LSDMR_RFEN       \
 361          (CONFIG_SYS_LBC_LSDMR_COMMON | LSDMR_RFEN)
 362
 363 #define CONFIG_SYS_INIT_RAM_LOCK        1
 364 #define CONFIG_SYS_INIT_RAM_ADDR        0xe4010000      /* Initial RAM address */
 365 #define CONFIG_SYS_INIT_RAM_SIZE        0x4000          /* Size of used area in RAM */
 366
 367 #define CONFIG_SYS_INIT_L2_ADDR 0xf8f80000      /* relocate boot L2SRAM */
 368
 369 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
 370 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 371
 372 /*
 373  * For soldered on flash, (128kB/sector) we use 2 sectors for u-boot and
 374  * one for env+bootpg (CONFIG_SYS_TEXT_BASE=0xfffa_0000, 384kB total).  For SODIMM
 375  * flash (512kB/sector) we use 1 sector for u-boot, and one for env+bootpg
 376  * (CONFIG_SYS_TEXT_BASE=0xfff0_0000, 1MB total).  This dynamically sets the right
 377  * thing for MONITOR_LEN in both cases.
 378  */
 379 #define CONFIG_SYS_MONITOR_LEN          (~CONFIG_SYS_TEXT_BASE + 1)
 380 #define CONFIG_SYS_MALLOC_LEN           (1024 * 1024) /* Reserved for malloc */
 381
 382 /* Serial Port */
 383 #define CONFIG_SYS_NS16550_SERIAL
 384 #define CONFIG_SYS_NS16550_REG_SIZE     1
 385 #define CONFIG_SYS_NS16550_CLK          (400000000 / CONFIG_SYS_CLK_DIV)
 386
 387 #define CONFIG_SYS_BAUDRATE_TABLE \
 388         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400,115200}
 389
 390 #define CONFIG_SYS_NS16550_COM1 (CONFIG_SYS_CCSRBAR+0x4500)
 391 #define CONFIG_SYS_NS16550_COM2 (CONFIG_SYS_CCSRBAR+0x4600)
 392
 393 /*
 394  * I2C
 395  */
 396 #define CONFIG_SYS_I2C
 397 #define CONFIG_SYS_I2C_FSL
 398 #define CONFIG_SYS_FSL_I2C_SPEED        400000
 399 #define CONFIG_SYS_FSL_I2C_SLAVE        0x7F
 400 #define CONFIG_SYS_FSL_I2C_OFFSET       0x3000
 401 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x50
 402
 403 /*
 404  * General PCI
 405  * Memory space is mapped 1-1, but I/O space must start from 0.
 406  */
 407 #define CONFIG_SYS_PCI_VIRT             0x80000000      /* 1G PCI TLB */
 408 #define CONFIG_SYS_PCI_PHYS             0x80000000      /* 1G PCI TLB */
 409
 410 #define CONFIG_SYS_PCI1_MEM_VIRT        0x80000000
 411 #define CONFIG_SYS_PCI1_MEM_BUS         0x80000000
 412 #define CONFIG_SYS_PCI1_MEM_PHYS        0x80000000
 413 #define CONFIG_SYS_PCI1_MEM_SIZE        0x20000000      /* 512M */
 414 #define CONFIG_SYS_PCI1_IO_VIRT         0xe2000000
 415 #define CONFIG_SYS_PCI1_IO_BUS          0x00000000
 416 #define CONFIG_SYS_PCI1_IO_PHYS         0xe2000000
 417 #define CONFIG_SYS_PCI1_IO_SIZE         0x00800000      /* 8M */
 418
 419 #ifdef CONFIG_PCIE1
 420 #define CONFIG_SYS_PCIE1_MEM_VIRT       0xa0000000
 421 #define CONFIG_SYS_PCIE1_MEM_BUS        0xa0000000
 422 #define CONFIG_SYS_PCIE1_MEM_PHYS       0xa0000000
 423 #define CONFIG_SYS_PCIE1_MEM_SIZE       0x20000000      /* 512M */
 424 #define CONFIG_SYS_PCIE1_IO_VIRT        0xe2800000
 425 #define CONFIG_SYS_PCIE1_IO_BUS         0x00000000
 426 #define CONFIG_SYS_PCIE1_IO_PHYS        0xe2800000
 427 #define CONFIG_SYS_PCIE1_IO_SIZE        0x00800000      /* 8M */
 428 #endif
 429
 430 #ifdef CONFIG_RIO
 431 /*
 432  * RapidIO MMU
 433  */
 434 #define CONFIG_SYS_RIO_MEM_BASE 0xC0000000
 435 #define CONFIG_SYS_RIO_MEM_SIZE 0x20000000      /* 512M */
 436 #endif
 437
 438 #if defined(CONFIG_PCI)
 439 #undef CONFIG_EEPRO100
 440 #undef CONFIG_TULIP
 441
 442 #define CONFIG_PCI_SCAN_SHOW            /* show pci devices on startup */
 443
 444 #endif  /* CONFIG_PCI */
 445
 446 #if defined(CONFIG_TSEC_ENET)
 447
 448 #define CONFIG_TSEC1    1
 449 #define CONFIG_TSEC1_NAME       "eTSEC0"
 450 #define CONFIG_TSEC2    1
 451 #define CONFIG_TSEC2_NAME       "eTSEC1"
 452 #undef CONFIG_MPC85XX_FEC
 453
 454 #define TSEC1_PHY_ADDR          0x19
 455 #define TSEC2_PHY_ADDR          0x1a
 456
 457 #define TSEC1_PHYIDX            0
 458 #define TSEC2_PHYIDX            0
 459
 460 #define TSEC1_FLAGS             TSEC_GIGABIT
 461 #define TSEC2_FLAGS             TSEC_GIGABIT
 462
 463 /* Options are: eTSEC[0-3] */
 464 #define CONFIG_ETHPRIME         "eTSEC0"
 465 #endif  /* CONFIG_TSEC_ENET */
 466
 467 /*
 468  * Environment
 469  */
 470 #define CONFIG_ENV_SIZE         0x2000
 471 #if CONFIG_SYS_TEXT_BASE == 0xfff00000  /* Boot from 64MB SODIMM */
 472 #define CONFIG_ENV_ADDR         (CONFIG_SYS_MONITOR_BASE + 0x80000)
 473 #define CONFIG_ENV_SECT_SIZE    0x80000 /* 512K(one sector) for env */
 474 #elif CONFIG_SYS_TEXT_BASE == 0xfffa0000        /* Boot from 8MB soldered flash */
 475 #define CONFIG_ENV_ADDR         (CONFIG_SYS_MONITOR_BASE + 0x40000)
 476 #define CONFIG_ENV_SECT_SIZE    0x20000 /* 128K(one sector) for env */
 477 #else
 478 #warning undefined environment size/location.
 479 #endif
 480
 481 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download */
 482 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change */
 483
 484 /*
 485  * BOOTP options
 486  */
 487 #define CONFIG_BOOTP_BOOTFILESIZE
 488
 489 #undef CONFIG_WATCHDOG                  /* watchdog disabled */
 490
 491 /*
 492  * Miscellaneous configurable options
 493  */
 494 #define CONFIG_SYS_LOAD_ADDR    0x2000000       /* default load address */
 495
 496 /*
 497  * For booting Linux, the board info and command line data
 498  * have to be in the first 8 MB of memory, since this is
 499  * the maximum mapped by the Linux kernel during initialization.
 500  */
 501 #define CONFIG_SYS_BOOTMAPSZ    (8 << 20)       /* Initial Memory map for Linux*/
 502
 503 #if defined(CONFIG_CMD_KGDB)
 504 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
 505 #endif
 506
 507 /*
 508  * Environment Configuration
 509  */
 510 #if defined(CONFIG_TSEC_ENET)
 511 #define CONFIG_HAS_ETH0
 512 #define CONFIG_HAS_ETH1
 513 #endif
 514
 515 #define CONFIG_IPADDR    192.168.0.55
 516
 517 #define CONFIG_HOSTNAME  "sbc8548"
 518 #define CONFIG_ROOTPATH  "/opt/eldk/ppc_85xx"
 519 #define CONFIG_BOOTFILE  "/uImage"
 520 #define CONFIG_UBOOTPATH /u-boot.bin    /* TFTP server */
 521
 522 #define CONFIG_SERVERIP  192.168.0.2
 523 #define CONFIG_GATEWAYIP 192.168.0.1
 524 #define CONFIG_NETMASK   255.255.255.0
 525
 526 #define CONFIG_LOADADDR 1000000 /*default location for tftp and bootm*/
 527
 528 #define CONFIG_EXTRA_ENV_SETTINGS                               \
 529 "netdev=eth0\0"                                         \
 530 "uboot=" __stringify(CONFIG_UBOOTPATH) "\0"                             \
 531 "tftpflash=tftpboot $loadaddr $uboot; "                 \
 532         "protect off " __stringify(CONFIG_SYS_TEXT_BASE) " +$filesize; " \
 533         "erase " __stringify(CONFIG_SYS_TEXT_BASE) " +$filesize; "      \
 534         "cp.b $loadaddr " __stringify(CONFIG_SYS_TEXT_BASE) " $filesize; " \
 535         "protect on " __stringify(CONFIG_SYS_TEXT_BASE) " +$filesize; " \
 536         "cmp.b $loadaddr " __stringify(CONFIG_SYS_TEXT_BASE) " $filesize\0" \
 537 "consoledev=ttyS0\0"                            \
 538 "ramdiskaddr=2000000\0"                 \
 539 "ramdiskfile=uRamdisk\0"                        \
 540 "fdtaddr=1e00000\0"                             \
 541 "fdtfile=sbc8548.dtb\0"
 542
 543 #define CONFIG_NFSBOOTCOMMAND                                           \
 544    "setenv bootargs root=/dev/nfs rw "                                  \
 545       "nfsroot=$serverip:$rootpath "                                    \
 546       "ip=$ipaddr:$serverip:$gatewayip:$netmask:$hostname:$netdev:off " \
 547       "console=$consoledev,$baudrate $othbootargs;"                     \
 548    "tftp $loadaddr $bootfile;"                                          \
 549    "tftp $fdtaddr $fdtfile;"                                            \
 550    "bootm $loadaddr - $fdtaddr"
 551
 552 #define CONFIG_RAMBOOTCOMMAND \
 553    "setenv bootargs root=/dev/ram rw "                                  \
 554       "console=$consoledev,$baudrate $othbootargs;"                     \
 555    "tftp $ramdiskaddr $ramdiskfile;"                                    \
 556    "tftp $loadaddr $bootfile;"                                          \
 557    "tftp $fdtaddr $fdtfile;"                                            \
 558    "bootm $loadaddr $ramdiskaddr $fdtaddr"
 559
 560 #define CONFIG_BOOTCOMMAND      CONFIG_RAMBOOTCOMMAND
 561
 562 #endif  /* __CONFIG_H */