1fc919b6eb425e54feb1200f5bcada3d4c3d6ab9
[platform/kernel/u-boot.git] / include / configs / r2dplus.h
1 #ifndef __CONFIG_H
2 #define __CONFIG_H
3
4 #undef DEBUG
5
6 #define CONFIG_CPU_SH7751       1
7 #define CONFIG_CPU_SH_TYPE_R    1
8 #define CONFIG_R2DPLUS          1
9 #define __LITTLE_ENDIAN__       1
10
11 /*
12  * Command line configuration.
13  */
14 #define CONFIG_CMD_PCI
15 #define CONFIG_CMD_IDE
16 #define CONFIG_DOS_PARTITION
17 #define CONFIG_CMD_SH_ZIMAGEBOOT
18
19 /* SCIF */
20 #define CONFIG_SCIF_CONSOLE     1
21 #define CONFIG_BAUDRATE         115200
22 #define CONFIG_CONS_SCIF1       1
23 #define CONFIG_BOARD_LATE_INIT
24
25 #define CONFIG_BOOTARGS         "console=ttySC0,115200"
26 #define CONFIG_ENV_OVERWRITE    1
27
28 /* SDRAM */
29 #define CONFIG_SYS_SDRAM_BASE           (0x8C000000)
30 #define CONFIG_SYS_SDRAM_SIZE           (0x04000000)
31
32 #define CONFIG_SYS_TEXT_BASE    0x0FFC0000
33 #define CONFIG_SYS_LONGHELP
34 #define CONFIG_SYS_CBSIZE               256
35 #define CONFIG_SYS_PBSIZE               256
36 #define CONFIG_SYS_MAXARGS              16
37 #define CONFIG_SYS_BARGSIZE             512
38
39 #define CONFIG_SYS_MEMTEST_START        (CONFIG_SYS_SDRAM_BASE)
40 #define CONFIG_SYS_MEMTEST_END          (CONFIG_SYS_TEXT_BASE - 0x100000)
41
42 #define CONFIG_SYS_LOAD_ADDR            (CONFIG_SYS_SDRAM_BASE + 32 * 1024 * 1024)
43 /* Address of u-boot image in Flash */
44 #define CONFIG_SYS_MONITOR_BASE (CONFIG_SYS_FLASH_BASE)
45 #define CONFIG_SYS_MONITOR_LEN          (256 * 1024)
46 /* Size of DRAM reserved for malloc() use */
47 #define CONFIG_SYS_MALLOC_LEN           (1024 * 1024)
48 #define CONFIG_SYS_BOOTMAPSZ            (8 * 1024 * 1024)
49
50 /*
51  * NOR Flash ( Spantion S29GL256P )
52  */
53 #define CONFIG_SYS_FLASH_CFI
54 #define CONFIG_FLASH_CFI_DRIVER
55 #define CONFIG_SYS_FLASH_BASE           (0xA0000000)
56 #define CONFIG_SYS_MAX_FLASH_BANKS (1)
57 #define CONFIG_SYS_MAX_FLASH_SECT  256
58 #define CONFIG_SYS_FLASH_BANKS_LIST     { CONFIG_SYS_FLASH_BASE }
59
60 #define CONFIG_ENV_IS_IN_FLASH
61 #define CONFIG_ENV_SECT_SIZE    0x40000
62 #define CONFIG_ENV_SIZE        (CONFIG_ENV_SECT_SIZE)
63 #define CONFIG_ENV_ADDR        (CONFIG_SYS_MONITOR_BASE + CONFIG_SYS_MONITOR_LEN)
64
65 /*
66  * SuperH Clock setting
67  */
68 #define CONFIG_SYS_CLK_FREQ     60000000
69 #define CONFIG_SH_TMU_CLK_FREQ CONFIG_SYS_CLK_FREQ
70 #define CONFIG_SH_SCIF_CLK_FREQ CONFIG_SYS_CLK_FREQ
71 #define CONFIG_SYS_TMU_CLK_DIV          4
72 #define CONFIG_SYS_PLL_SETTLING_TIME    100/* in us */
73
74 /*
75  * IDE support
76  */
77 #define CONFIG_IDE_RESET        1
78 #define CONFIG_SYS_PIO_MODE             1
79 #define CONFIG_SYS_IDE_MAXBUS           1 /* IDE bus */
80 #define CONFIG_SYS_IDE_MAXDEVICE        1
81 #define CONFIG_SYS_ATA_BASE_ADDR        0xb4000000
82 #define CONFIG_SYS_ATA_STRIDE           2 /* 1bit shift */
83 #define CONFIG_SYS_ATA_DATA_OFFSET      0x1000  /* data reg offset */
84 #define CONFIG_SYS_ATA_REG_OFFSET       0x1000  /* reg offset */
85 #define CONFIG_SYS_ATA_ALT_OFFSET       0x800   /* alternate register offset */
86 #define CONFIG_IDE_SWAP_IO
87
88 /*
89  * SuperH PCI Bridge Configration
90  */
91 #define CONFIG_PCI
92 #define CONFIG_SH4_PCI
93 #define CONFIG_SH7751_PCI
94 #define CONFIG_PCI_PNP
95 #define CONFIG_PCI_SCAN_SHOW    1
96 #define __io
97 #define __mem_pci
98
99 #define CONFIG_PCI_MEM_BUS      0xFD000000      /* Memory space base addr */
100 #define CONFIG_PCI_MEM_PHYS     CONFIG_PCI_MEM_BUS
101 #define CONFIG_PCI_MEM_SIZE     0x01000000      /* Size of Memory window */
102 #define CONFIG_PCI_IO_BUS       0xFE240000      /* IO space base address */
103 #define CONFIG_PCI_IO_PHYS      CONFIG_PCI_IO_BUS
104 #define CONFIG_PCI_IO_SIZE      0x00040000      /* Size of IO window */
105 #define CONFIG_PCI_SYS_BUS      (CONFIG_SYS_SDRAM_BASE & 0x1fffffff)
106 #define CONFIG_PCI_SYS_PHYS     (CONFIG_SYS_SDRAM_BASE & 0x1fffffff)
107 #define CONFIG_PCI_SYS_SIZE     CONFIG_SYS_SDRAM_SIZE
108
109 #endif /* __CONFIG_H */