include/configs/mpc7448hpc2.h

   1 /*
   2  * Copyright (c) 2005 Freescale Semiconductor, Inc.
   3  *
   4  * (C) Copyright 2006
   5  * Alex Bounine , Tundra Semiconductor Corp.
   6  * Roy Zang     , <tie-fei.zang@freescale.com> Freescale Corp.
   7  *
   8  * See file CREDITS for list of people who contributed to this
   9  * project.
  10  *
  11  * This program is free software; you can redistribute it and/or
  12  * modify it under the terms of the GNU General Public License as
  13  * published by the Free Software Foundation; either version 2 of
  14  * the License, or (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  24  * MA 02111-1307 USA
  25  */
  26
  27 /*
  28  * board specific configuration options for Freescale
  29  * MPC7448HPC2 (High-Performance Computing II) (Taiga) board
  30  *
  31  */
  32
  33 #ifndef __CONFIG_H
  34 #define __CONFIG_H
  35
  36 #undef DEBUG
  37
  38 /* Board Configuration Definitions */
  39 /* MPC7448HPC2 (High-Performance Computing II) (Taiga) board */
  40
  41 #define CONFIG_MPC7448HPC2
  42
  43 #define CONFIG_74xx
  44 #define CONFIG_750FX            /* this option to enable init of extended BATs */
  45 #define CONFIG_ALTIVEC          /* undef to disable */
  46
  47 #define CFG_BOARD_NAME          "MPC7448 HPC II"
  48 #define CONFIG_IDENT_STRING     " Freescale MPC7448 HPC II"
  49
  50 #define CFG_OCN_CLK             133000000       /* 133 MHz */
  51 #define CFG_CONFIG_BUS_CLK      133000000
  52
  53 #define CFG_CLK_SPREAD          /* Enable Spread-Spectrum Clock generation */
  54
  55 #undef  CONFIG_ECC              /* disable ECC support */
  56
  57 /* Board-specific Initialization Functions to be called */
  58 #define CFG_BOARD_ASM_INIT
  59 #define CONFIG_BOARD_EARLY_INIT_F
  60 #define CONFIG_BOARD_EARLY_INIT_R
  61 #define CONFIG_MISC_INIT_R
  62
  63 #define CONFIG_HAS_ETH1
  64
  65 #define CONFIG_ENV_OVERWRITE
  66
  67 /*
  68  * High Level Configuration Options
  69  * (easy to change)
  70  */
  71
  72 #define CONFIG_BAUDRATE         115200  /* console baudrate = 115000 */
  73
  74 /*#define CFG_HUSH_PARSER */
  75 #undef CFG_HUSH_PARSER
  76
  77 #define CFG_PROMPT_HUSH_PS2     "> "
  78
  79 /* Pass open firmware flat tree */
  80 #define CONFIG_OF_FLAT_TREE     1
  81 #define CONFIG_OF_BOARD_SETUP   1
  82
  83 /* maximum size of the flat tree (8K) */
  84 #define OF_FLAT_TREE_MAX_SIZE   8192
  85
  86 #define OF_CPU                  "PowerPC,7448@0"
  87 #define OF_TSI                  "tsi108@c0000000"
  88 #define OF_TBCLK                (bd->bi_busfreq / 8)
  89 #define OF_STDOUT_PATH          "/tsi108@c0000000/serial@7808"
  90
  91 /*
  92  * The following defines let you select what serial you want to use
  93  * for your console driver.
  94  *
  95  * what to do:
  96  * If you have hacked a serial cable onto the second DUART channel,
  97  * change the CFG_DUART port from 1 to 0 below.
  98  *
  99  */
 100
 101 #define CONFIG_CONS_INDEX       1
 102 #define CFG_NS16550
 103 #define CFG_NS16550_SERIAL
 104 #define CFG_NS16550_REG_SIZE    1
 105 #define CFG_NS16550_CLK         CFG_OCN_CLK * 8
 106
 107 #define CFG_NS16550_COM1        (CFG_TSI108_CSR_RST_BASE+0x7808)
 108 #define CFG_NS16550_COM2        (CFG_TSI108_CSR_RST_BASE+0x7C08)
 109 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
 110
 111 #define CONFIG_BOOTDELAY        3       /* autoboot after 3 seconds */
 112 #define CONFIG_ZERO_BOOTDELAY_CHECK
 113
 114 #undef CONFIG_BOOTARGS
 115 /* #define CONFIG_PREBOOT  "echo;echo Type \"run flash_nfs\"
 116  * to mount root filesystem over NFS;echo" */
 117
 118 #if (CONFIG_BOOTDELAY >= 0)
 119 #define CONFIG_BOOTCOMMAND      "tftpboot 0x400000 zImage.initrd.elf;\
 120  setenv bootargs $(bootargs) $(bootargs_root) nfsroot=$(serverip):$(rootpath) \
 121  ip=$(ipaddr):$(serverip)$(bootargs_end);  bootm 0x400000; "
 122
 123 #define CONFIG_BOOTARGS "console=ttyS0,115200"
 124 #endif
 125
 126 #undef CONFIG_EXTRA_ENV_SETTINGS
 127
 128 #define CONFIG_SERIAL   "No. 1"
 129
 130 /* Networking Configuration */
 131
 132 #define KSEG1ADDR(a)    (a)     /* Needed by the rtl8139 driver */
 133
 134 #define CONFIG_TSI108_ETH
 135 #define CONFIG_TSI108_ETH_NUM_PORTS     2
 136
 137 #define CONFIG_NET_MULTI
 138
 139 #define CONFIG_BOOTFILE         zImage.initrd.elf
 140 #define CONFIG_LOADADDR         0x400000
 141
 142 /*-------------------------------------------------------------------------- */
 143
 144 #define CONFIG_LOADS_ECHO       0       /* echo off for serial download */
 145 #define CFG_LOADS_BAUD_CHANGE   /* allow baudrate changes */
 146
 147 #undef CONFIG_WATCHDOG          /* watchdog disabled */
 148
 149 /*
 150  * BOOTP options
 151  */
 152 #define CONFIG_BOOTP_SUBNETMASK
 153 #define CONFIG_BOOTP_GATEWAY
 154 #define CONFIG_BOOTP_HOSTNAME
 155 #define CONFIG_BOOTP_BOOTPATH
 156 #define CONFIG_BOOTP_BOOTFILESIZE
 157
 158
 159 /*
 160  * Command line configuration.
 161  */
 162 #include <config_cmd_default.h>
 163
 164 #define CONFIG_CMD_ASKENV
 165 #define CONFIG_CMD_CACHE
 166 #define CONFIG_CMD_PCI
 167 #define CONFIG_CMD_I2C
 168 #define CONFIG_CMD_SDRAM
 169 #define CONFIG_CMD_EEPROM
 170 #define CONFIG_CMD_FLASH
 171 #define CONFIG_CMD_ENV
 172 #define CONFIG_CMD_BSP
 173 #define CONFIG_CMD_DHCP
 174 #define CONFIG_CMD_PING
 175 #define CONFIG_CMD_DATE
 176
 177
 178 /*set date in u-boot*/
 179 #define CONFIG_RTC_M48T35A
 180 #define CFG_NVRAM_BASE_ADDR     0xfc000000
 181 #define CFG_NVRAM_SIZE          0x8000
 182 /*
 183  * Miscellaneous configurable options
 184  */
 185 #define CONFIG_VERSION_VARIABLE         1
 186 #define CONFIG_TSI108_I2C
 187
 188 #define CFG_I2C_EEPROM_ADDR             0x50    /* I2C EEPROM page 1 */
 189 #define CFG_I2C_EEPROM_ADDR_LEN         1       /* Bytes of address */
 190
 191 #define CFG_LONGHELP            /* undef to save memory */
 192 #define CFG_PROMPT      "=> "   /* Monitor Command Prompt */
 193
 194 #if defined(CONFIG_CMD_KGDB)
 195 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size */
 196 #define CONFIG_KGDB_BAUDRATE    115200  /* speed to run kgdb serial port at */
 197 #else
 198 #define CFG_CBSIZE              256     /* Console I/O Buffer Size */
 199 #endif
 200
 201 #define CFG_PBSIZE (CFG_CBSIZE + sizeof(CFG_PROMPT) + 16)/* Print Buffer Size */
 202 #define CFG_MAXARGS     16              /* max number of command args */
 203 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size */
 204
 205 #define CFG_MEMTEST_START       0x00400000      /* memtest works on */
 206 #define CFG_MEMTEST_END         0x07c00000      /* 4 ... 124 MB in DRAM */
 207
 208 #define CFG_LOAD_ADDR   0x00400000      /* default load address */
 209
 210 #define CFG_HZ          1000            /* decr freq: 1ms ticks */
 211
 212 /*
 213  * Low Level Configuration Settings
 214  * (address mappings, register initial values, etc.)
 215  * You should know what you are doing if you make changes here.
 216  */
 217
 218 /*-----------------------------------------------------------------------
 219  * Definitions for initial stack pointer and data area
 220  */
 221
 222 /*
 223  * When locking data in cache you should point the CFG_INIT_RAM_ADDRESS
 224  * To an unused memory region. The stack will remain in cache until RAM
 225  * is initialized
 226  */
 227 #undef  CFG_INIT_RAM_LOCK
 228 #define CFG_INIT_RAM_ADDR       0x07d00000      /* unused memory region */
 229 #define CFG_INIT_RAM_END        0x4000/* larger space - we have SDRAM initialized */
 230
 231 #define CFG_GBL_DATA_SIZE       128/* size in bytes reserved for init data */
 232 #define CFG_GBL_DATA_OFFSET (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 233
 234 /*-----------------------------------------------------------------------
 235  * Start addresses for the final memory configuration
 236  * (Set up by the startup code)
 237  * Please note that CFG_SDRAM_BASE _must_ start at 0
 238  */
 239
 240 #define CFG_SDRAM_BASE          0x00000000      /* first 256 MB of SDRAM */
 241 #define CFG_SDRAM1_BASE         0x10000000      /* next 256MB of SDRAM */
 242
 243 #define CFG_SDRAM2_BASE 0x40000000      /* beginning of non-cacheable alias for SDRAM - first 256MB */
 244 #define CFG_SDRAM3_BASE 0x50000000      /* next Non-Cacheable 256MB of SDRAM */
 245
 246 #define CFG_PCI_PFM_BASE        0x80000000      /* Prefetchable (cacheable) PCI/X PFM and SDRAM OCN (128MB+128MB) */
 247
 248 #define CFG_PCI_MEM32_BASE      0xE0000000      /* Non-Cacheable PCI/X MEM and SDRAM OCN (128MB+128MB) */
 249
 250 #define CFG_MISC_REGION_BASE    0xf0000000      /* Base Address for (PCI/X + Flash) region */
 251
 252 #define CFG_FLASH_BASE  0xff000000      /* Base Address of Flash device */
 253 #define CFG_FLASH_BASE2 0xfe000000      /* Alternate Flash Base Address */
 254
 255 #define CONFIG_VERY_BIG_RAM     /* we will use up to 256M memory for cause we are short of BATS */
 256
 257 #define PCI0_IO_BASE_BOOTM      0xfd000000
 258
 259 #define CFG_RESET_ADDRESS       0x3fffff00
 260 #define CFG_MONITOR_LEN         (256 << 10)     /* Reserve 256 kB for Monitor */
 261 #define CFG_MONITOR_BASE        TEXT_BASE       /* u-boot code base */
 262 #define CFG_MALLOC_LEN          (256 << 10)     /* Reserve 256 kB for malloc */
 263
 264 /* Peripheral Device section */
 265
 266 /*
 267  * Resources on the Tsi108
 268  */
 269
 270 #define CFG_TSI108_CSR_RST_BASE 0xC0000000      /* Tsi108 CSR base after reset */
 271 #define CFG_TSI108_CSR_BASE     CFG_TSI108_CSR_RST_BASE /* Runtime Tsi108 CSR base */
 272
 273 #define ENABLE_PCI_CSR_BAR      /* enables access to Tsi108 CSRs from the PCI/X bus */
 274
 275 #undef  DISABLE_PBM
 276
 277 /*
 278  * PCI stuff
 279  *
 280  */
 281
 282 #define CONFIG_PCI              /* include pci support */
 283 #define CONFIG_TSI108_PCI       /* include tsi108 pci support */
 284
 285 #define PCI_HOST_ADAPTER        0       /* configure as pci adapter */
 286 #define PCI_HOST_FORCE          1       /* configure as pci host */
 287 #define PCI_HOST_AUTO           2       /* detected via arbiter enable */
 288
 289 #define CONFIG_PCI_HOST PCI_HOST_FORCE  /* select pci host function */
 290 #define CONFIG_PCI_PNP          /* do pci plug-and-play */
 291
 292 /* PCI MEMORY MAP section */
 293
 294 /* PCI view of System Memory */
 295 #define CFG_PCI_MEMORY_BUS      0x00000000
 296 #define CFG_PCI_MEMORY_PHYS     0x00000000
 297 #define CFG_PCI_MEMORY_SIZE     0x80000000
 298
 299 /* PCI Memory Space */
 300 #define CFG_PCI_MEM_BUS         (CFG_PCI_MEM_PHYS)
 301 #define CFG_PCI_MEM_PHYS        (CFG_PCI_MEM32_BASE)    /* 0xE0000000 */
 302 #define CFG_PCI_MEM_SIZE        0x10000000      /* 256 MB space for PCI/X Mem + SDRAM OCN */
 303
 304 /* PCI I/O Space */
 305 #define CFG_PCI_IO_BUS          0x00000000
 306 #define CFG_PCI_IO_PHYS         0xfa000000      /* Changed from fd000000 */
 307
 308 #define CFG_PCI_IO_SIZE         0x01000000      /* 16MB */
 309
 310 #define _IO_BASE                0x00000000      /* points to PCI I/O space      */
 311
 312 /* PCI Config Space mapping */
 313 #define CFG_PCI_CFG_BASE        0xfb000000      /* Changed from FE000000 */
 314 #define CFG_PCI_CFG_SIZE        0x01000000      /* 16MB */
 315
 316 #define CFG_IBAT0U      0xFE0003FF
 317 #define CFG_IBAT0L      0xFE000002
 318
 319 #define CFG_IBAT1U      0x00007FFF
 320 #define CFG_IBAT1L      0x00000012
 321
 322 #define CFG_IBAT2U      0x80007FFF
 323 #define CFG_IBAT2L      0x80000022
 324
 325 #define CFG_IBAT3U      0x00000000
 326 #define CFG_IBAT3L      0x00000000
 327
 328 #define CFG_IBAT4U      0x00000000
 329 #define CFG_IBAT4L      0x00000000
 330
 331 #define CFG_IBAT5U      0x00000000
 332 #define CFG_IBAT5L      0x00000000
 333
 334 #define CFG_IBAT6U      0x00000000
 335 #define CFG_IBAT6L      0x00000000
 336
 337 #define CFG_IBAT7U      0x00000000
 338 #define CFG_IBAT7L      0x00000000
 339
 340 #define CFG_DBAT0U      0xE0003FFF
 341 #define CFG_DBAT0L      0xE000002A
 342
 343 #define CFG_DBAT1U      0x00007FFF
 344 #define CFG_DBAT1L      0x00000012
 345
 346 #define CFG_DBAT2U      0x00000000
 347 #define CFG_DBAT2L      0x00000000
 348
 349 #define CFG_DBAT3U      0xC0000003
 350 #define CFG_DBAT3L      0xC000002A
 351
 352 #define CFG_DBAT4U      0x00000000
 353 #define CFG_DBAT4L      0x00000000
 354
 355 #define CFG_DBAT5U      0x00000000
 356 #define CFG_DBAT5L      0x00000000
 357
 358 #define CFG_DBAT6U      0x00000000
 359 #define CFG_DBAT6L      0x00000000
 360
 361 #define CFG_DBAT7U      0x00000000
 362 #define CFG_DBAT7L      0x00000000
 363
 364 /* I2C addresses for the two DIMM SPD chips */
 365 #define DIMM0_I2C_ADDR  0x51
 366 #define DIMM1_I2C_ADDR  0x52
 367
 368 /*
 369  * For booting Linux, the board info and command line data
 370  * have to be in the first 8 MB of memory, since this is
 371  * the maximum mapped by the Linux kernel during initialization.
 372  */
 373 #define CFG_BOOTMAPSZ   (8<<20) /* Initial Memory map for Linux */
 374
 375 /*-----------------------------------------------------------------------
 376  * FLASH organization
 377  */
 378 #define CFG_MAX_FLASH_BANKS     1/* Flash can be at one of two addresses */
 379 #define FLASH_BANK_SIZE         0x01000000      /* 16 MB Total */
 380 #define CFG_FLASH_BANKS_LIST {CFG_FLASH_BASE, CFG_FLASH_BASE2}
 381
 382 #define CFG_FLASH_CFI_DRIVER
 383 #define CFG_FLASH_CFI
 384 #define CFG_WRITE_SWAPPED_DATA
 385
 386 #define PHYS_FLASH_SIZE         0x01000000
 387 #define CFG_MAX_FLASH_SECT      (128)
 388
 389 #define CFG_ENV_IS_IN_NVRAM
 390 #define CFG_ENV_ADDR            0xFC000000
 391
 392 #define CFG_ENV_OFFSET  0x00000000      /* Offset of Environment Sector */
 393 #define CFG_ENV_SIZE    0x00000400      /* Total Size of Environment Space */
 394
 395 /*-----------------------------------------------------------------------
 396  * Cache Configuration
 397  */
 398 #define CFG_CACHELINE_SIZE      32      /* For all MPC74xx CPUs */
 399 #if defined(CONFIG_CMD_KGDB)
 400 #define CFG_CACHELINE_SHIFT     5       /* log base 2 of the above value */
 401 #endif
 402
 403 /*-----------------------------------------------------------------------
 404  * L2CR setup -- make sure this is right for your board!
 405  * look in include/mpc74xx.h for the defines used here
 406  */
 407 #undef CFG_L2
 408
 409 #define L2_INIT         0
 410 #define L2_ENABLE       (L2_INIT | L2CR_L2E)
 411
 412 /*
 413  * Internal Definitions
 414  *
 415  * Boot Flags
 416  */
 417 #define BOOTFLAG_COLD   0x01    /* Normal Power-On: Boot from FLASH */
 418 #define BOOTFLAG_WARM   0x02    /* Software reboot */
 419 #define CFG_SERIAL_HANG_IN_EXCEPTION
 420 #endif  /* __CONFIG_H */