include/configs/maxbcm.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2014 Stefan Roese <sr@denx.de>
   4  */
   5
   6 #ifndef _CONFIG_DB_MV7846MP_GP_H
   7 #define _CONFIG_DB_MV7846MP_GP_H
   8
   9 #include <linux/sizes.h>
  10
  11 /*
  12  * High Level Configuration Options (easy to change)
  13  */
  14
  15 /*
  16  * TEXT_BASE needs to be below 16MiB, since this area is scrubbed
  17  * for DDR ECC byte filling in the SPL before loading the main
  18  * U-Boot into it.
  19  */
  20
  21 /* I2C */
  22 #define CONFIG_I2C_MVTWSI_BASE0         MVEBU_TWSI_BASE
  23
  24 /* SPI NOR flash default params, used by sf commands */
  25
  26 /* Environment in SPI NOR flash */
  27
  28 #define PHY_ANEG_TIMEOUT        8000    /* PHY needs a longer aneg time */
  29
  30 /*
  31  * mv-common.h should be defined after CMD configs since it used them
  32  * to enable certain macros
  33  */
  34 #include "mv-common.h"
  35
  36 /*
  37  * Memory layout while starting into the bin_hdr via the
  38  * BootROM:
  39  *
  40  * 0x4000.4000 - 0x4003.4000    headers space (192KiB)
  41  * 0x4000.4030                  bin_hdr start address
  42  * 0x4003.4000 - 0x4004.7c00    BootROM memory allocations (15KiB)
  43  * 0x4007.fffc                  BootROM stack top
  44  *
  45  * The address space between 0x4007.fffc and 0x400f.fff is not locked in
  46  * L2 cache thus cannot be used.
  47  */
  48
  49 /* SPL */
  50 /* Defines for SPL */
  51
  52 #define CONFIG_SPL_BSS_START_ADDR       (0x40000000 + (128 << 10))
  53
  54 #define CONFIG_SPL_STACK                (0x40000000 + ((192 - 16) << 10))
  55
  56 /* SPL related SPI defines */
  57
  58 /* Enable DDR support in SPL (DDR3 training from Marvell bin_hdr) */
  59 #define CONFIG_SYS_SDRAM_SIZE           SZ_1G
  60
  61 #endif /* _CONFIG_DB_MV7846MP_GP_H */