include/configs/ls1088a_common.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright 2017-2018 NXP
   4  */
   5
   6 #ifndef __LS1088_COMMON_H
   7 #define __LS1088_COMMON_H
   8
   9 /* SPL build */
  10 #ifdef CONFIG_SPL_BUILD
  11 #define SPL_NO_BOARDINFO
  12 #define SPL_NO_QIXIS
  13 #define SPL_NO_PCI
  14 #define SPL_NO_ENV
  15 #define SPL_NO_RTC
  16 #define SPL_NO_USB
  17 #define SPL_NO_SATA
  18 #define SPL_NO_QSPI
  19 #define SPL_NO_IFC
  20 #endif
  21
  22 #include <asm/arch/stream_id_lsch3.h>
  23 #include <asm/arch/config.h>
  24 #include <asm/arch/soc.h>
  25
  26 #define LS1088ARDB_PB_BOARD            0x4A
  27 /* Link Definitions */
  28
  29 /* Link Definitions */
  30 #define CFG_SYS_FSL_QSPI_BASE   0x20000000
  31
  32 #define CONFIG_VERY_BIG_RAM
  33 #define CFG_SYS_DDR_SDRAM_BASE  0x80000000UL
  34 #define CFG_SYS_FSL_DDR_SDRAM_BASE_PHY  0
  35 #define CFG_SYS_SDRAM_BASE              CFG_SYS_DDR_SDRAM_BASE
  36 #define CFG_SYS_DDR_BLOCK2_BASE 0x8080000000ULL
  37 /*
  38  * SMP Definitinos
  39  */
  40 #define CPU_RELEASE_ADDR                secondary_boot_addr
  41
  42 /* GPIO */
  43
  44 /* I2C */
  45
  46
  47 /* Serial Port */
  48 #define CFG_SYS_NS16550_CLK          (get_bus_freq(0) / 2)
  49
  50 /*
  51  * During booting, IFC is mapped at the region of 0x30000000.
  52  * But this region is limited to 256MB. To accommodate NOR, promjet
  53  * and FPGA. This region is divided as below:
  54  * 0x30000000 - 0x37ffffff : 128MB : NOR flash
  55  * 0x38000000 - 0x3BFFFFFF : 64MB  : Promjet
  56  * 0x3C000000 - 0x40000000 : 64MB  : FPGA etc
  57  *
  58  * To accommodate bigger NOR flash and other devices, we will map IFC
  59  * chip selects to as below:
  60  * 0x5_1000_0000..0x5_1fff_ffff Memory Hole
  61  * 0x5_2000_0000..0x5_3fff_ffff IFC CSx (FPGA, NAND and others 512MB)
  62  * 0x5_4000_0000..0x5_7fff_ffff ASIC or others 1GB
  63  * 0x5_8000_0000..0x5_bfff_ffff IFC CS0 1GB (NOR/Promjet)
  64  * 0x5_C000_0000..0x5_ffff_ffff IFC CS1 1GB (NOR/Promjet)
  65  *
  66  * For e.g. NOR flash at CS0 will be mapped to 0x580000000 after relocation.
  67  * CFG_SYS_FLASH_BASE has the final address (core view)
  68  * CFG_SYS_FLASH_BASE_PHYS has the final address (IFC view)
  69  * CFG_SYS_FLASH_BASE_PHYS_EARLY has the temporary IFC address
  70  * CONFIG_TEXT_BASE is linked to 0x30000000 for booting
  71  */
  72
  73 #define CFG_SYS_FLASH_BASE                      0x580000000ULL
  74 #define CFG_SYS_FLASH_BASE_PHYS         0x80000000
  75 #define CFG_SYS_FLASH_BASE_PHYS_EARLY   0x00000000
  76
  77 #define CFG_SYS_FLASH1_BASE_PHYS                0xC0000000
  78 #define CFG_SYS_FLASH1_BASE_PHYS_EARLY  0x8000000
  79
  80 #ifndef __ASSEMBLY__
  81 unsigned long long get_qixis_addr(void);
  82 #endif
  83
  84 #define QIXIS_BASE                              get_qixis_addr()
  85 #define QIXIS_BASE_PHYS                         0x20000000
  86 #define QIXIS_BASE_PHYS_EARLY                   0xC000000
  87
  88
  89 #define CFG_SYS_NAND_BASE                       0x530000000ULL
  90 #define CFG_SYS_NAND_BASE_PHYS          0x30000000
  91
  92
  93 /* MC firmware */
  94 /* TODO Actual DPL max length needs to be confirmed with the MC FW team */
  95 #define CFG_SYS_LS_MC_DPC_MAX_LENGTH        0x20000
  96 #define CFG_SYS_LS_MC_DRAM_DPC_OFFSET    0x00F00000
  97 #define CFG_SYS_LS_MC_DPL_MAX_LENGTH        0x20000
  98 #define CFG_SYS_LS_MC_DRAM_DPL_OFFSET    0x00F20000
  99 #define CFG_SYS_LS_MC_AIOP_IMG_MAX_LENGTH       0x200000
 100 #define CFG_SYS_LS_MC_DRAM_AIOP_IMG_OFFSET      0x07000000
 101
 102 /*
 103  * Carve out a DDR region which will not be used by u-boot/Linux
 104  *
 105  * It will be used by MC and Debug Server. The MC region must be
 106  * 512MB aligned, so the min size to hide is 512MB.
 107  */
 108
 109 #if defined(CONFIG_FSL_MC_ENET)
 110 #define CFG_SYS_LS_MC_DRAM_BLOCK_MIN_SIZE               (128UL * 1024 * 1024)
 111 #endif
 112
 113 /* Miscellaneous configurable options */
 114
 115 /* Physical Memory Map */
 116
 117 #define HWCONFIG_BUFFER_SIZE            128
 118
 119 #ifndef SPL_NO_ENV
 120 /* Initial environment variables */
 121 #define CONFIG_EXTRA_ENV_SETTINGS               \
 122         "hwconfig=fsl_ddr:bank_intlv=auto\0"    \
 123         "loadaddr=0x80100000\0"                 \
 124         "kernel_addr=0x100000\0"                \
 125         "ramdisk_addr=0x800000\0"               \
 126         "ramdisk_size=0x2000000\0"              \
 127         "fdt_high=0xa0000000\0"                 \
 128         "initrd_high=0xffffffffffffffff\0"      \
 129         "kernel_start=0x581000000\0"            \
 130         "kernel_load=0xa0000000\0"              \
 131         "kernel_size=0x2800000\0"               \
 132         "console=ttyAMA0,38400n8\0"             \
 133         "mcinitcmd=fsl_mc start mc 0x580a00000" \
 134         " 0x580e00000 \0"
 135 #endif
 136
 137 #ifdef CONFIG_SPL
 138 #ifdef CONFIG_NXP_ESBC
 139 #define CONFIG_U_BOOT_HDR_SIZE          (16 << 10)
 140 /*
 141  * HDR would be appended at end of image and copied to DDR along
 142  * with U-Boot image. Here u-boot max. size is 512K. So if binary
 143  * size increases then increase this size in case of secure boot as
 144  * it uses raw u-boot image instead of fit image.
 145  */
 146 #endif /* ifdef CONFIG_NXP_ESBC */
 147
 148 #endif
 149
 150 #endif /* __LS1088_COMMON_H */