include/configs/kmeter1.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * (C) Copyright 2012
   4  * Holger Brunck, Keymile GmbH Hannover, <holger.brunck@keymile.com>
   5  * Christian Herzig, Keymile AG Switzerland, <christian.herzig@keymile.com>
   6  */
   7
   8 #ifndef __CONFIG_H
   9 #define __CONFIG_H
  10
  11 /* KMBEC FPGA (PRIO) */
  12 #define CONFIG_SYS_KMBEC_FPGA_BASE      0xE8000000
  13 #define CONFIG_SYS_KMBEC_FPGA_SIZE      64
  14
  15 #define CONFIG_HOSTNAME         "kmeter1"
  16 #define CONFIG_KM_BOARD_NAME   "kmeter1"
  17 #define CONFIG_KM_DEF_NETDEV    "netdev=eth2\0"
  18
  19 /*
  20  * High Level Configuration Options
  21  */
  22 #define CONFIG_QE                       /* Has QE */
  23
  24 /* include common defines/options for all Keymile boards */
  25 #include "km/keymile-common.h"
  26 #include "km/km-powerpc.h"
  27
  28 /*
  29  * DDR Setup
  30  */
  31 #define CONFIG_SYS_DDR_BASE             0x00000000 /* DDR is system memory */
  32 #define CONFIG_SYS_SDRAM_BASE           CONFIG_SYS_DDR_BASE
  33 #define CONFIG_SYS_SDRAM_BASE2  (CONFIG_SYS_SDRAM_BASE + 0x10000000) /* +256M */
  34
  35 #define CONFIG_SYS_DDR_SDRAM_BASE       CONFIG_SYS_DDR_BASE
  36 #define CONFIG_SYS_DDR_SDRAM_CLK_CNTL   (DDR_SDRAM_CLK_CNTL_SS_EN | \
  37                                         DDR_SDRAM_CLK_CNTL_CLK_ADJUST_05)
  38
  39 #define CFG_83XX_DDR_USES_CS0
  40
  41 /*
  42  * Manually set up DDR parameters
  43  */
  44 #define CONFIG_DDR_II
  45 #define CONFIG_SYS_DDR_SIZE             2048 /* MB */
  46
  47 /*
  48  * The reserved memory
  49  */
  50 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE /* start of monitor */
  51 #define CONFIG_SYS_FLASH_BASE           0xF0000000
  52
  53 #if (CONFIG_SYS_MONITOR_BASE < CONFIG_SYS_FLASH_BASE)
  54 #define CONFIG_SYS_RAMBOOT
  55 #endif
  56
  57 /* Reserve 768 kB for Mon */
  58 #define CONFIG_SYS_MONITOR_LEN          (768 * 1024)
  59
  60 /*
  61  * Initial RAM Base Address Setup
  62  */
  63 #define CONFIG_SYS_INIT_RAM_LOCK
  64 #define CONFIG_SYS_INIT_RAM_ADDR        0xE6000000 /* Initial RAM address */
  65 #define CONFIG_SYS_INIT_RAM_SIZE        0x1000 /* End of used area in RAM */
  66 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - \
  67                                                 GENERATED_GBL_DATA_SIZE)
  68
  69 /*
  70  * Init Local Bus Memory Controller:
  71  *
  72  * Bank Bus     Machine PortSz  Size  Device
  73  * ---- ---     ------- ------  -----  ------
  74  *  0   Local   GPCM    16 bit  256MB FLASH
  75  *  1   Local   GPCM     8 bit  128MB GPIO/PIGGY
  76  *
  77  */
  78 /*
  79  * FLASH on the Local Bus
  80  */
  81 #define CONFIG_SYS_FLASH_SIZE           256 /* max FLASH size is 256M */
  82
  83
  84 #define CONFIG_SYS_MAX_FLASH_BANKS      1   /* max num of flash banks   */
  85 #define CONFIG_SYS_MAX_FLASH_SECT       512 /* max num of sects on one chip */
  86 #define CONFIG_SYS_FLASH_BANKS_LIST { CONFIG_SYS_FLASH_BASE }
  87
  88 /*
  89  * PRIO1/PIGGY on the local bus CS1
  90  */
  91
  92
  93 /*
  94  * Serial Port
  95  */
  96 #define CONFIG_CONS_INDEX       1
  97 #define CONFIG_SYS_NS16550_SERIAL
  98 #define CONFIG_SYS_NS16550_REG_SIZE     1
  99 #define CONFIG_SYS_NS16550_CLK          get_bus_freq(0)
 100
 101 #define CONFIG_SYS_NS16550_COM1 (CONFIG_SYS_IMMR+0x4500)
 102 #define CONFIG_SYS_NS16550_COM2 (CONFIG_SYS_IMMR+0x4600)
 103
 104 /*
 105  * QE UEC ethernet configuration
 106  */
 107 #define CONFIG_UEC_ETH
 108 #define CONFIG_ETHPRIME         "UEC0"
 109
 110 #define CONFIG_UEC_ETH1         /* GETH1 */
 111 #define UEC_VERBOSE_DEBUG       1
 112
 113 #ifdef CONFIG_UEC_ETH1
 114 #define CONFIG_SYS_UEC1_UCC_NUM 3       /* UCC4 */
 115 #define CONFIG_SYS_UEC1_RX_CLK          QE_CLK_NONE /* not used in RMII Mode */
 116 #define CONFIG_SYS_UEC1_TX_CLK          QE_CLK17
 117 #define CONFIG_SYS_UEC1_ETH_TYPE        FAST_ETH
 118 #define CONFIG_SYS_UEC1_PHY_ADDR        0
 119 #define CONFIG_SYS_UEC1_INTERFACE_TYPE  PHY_INTERFACE_MODE_RMII
 120 #define CONFIG_SYS_UEC1_INTERFACE_SPEED 100
 121 #endif
 122
 123 /*
 124  * Environment
 125  */
 126
 127 #ifndef CONFIG_SYS_RAMBOOT
 128 #ifndef CONFIG_ENV_ADDR
 129 #define CONFIG_ENV_ADDR         (CONFIG_SYS_MONITOR_BASE + \
 130                                         CONFIG_SYS_MONITOR_LEN)
 131 #endif
 132 #define CONFIG_ENV_SECT_SIZE    0x20000 /* 128K(one sector) for env */
 133 #ifndef CONFIG_ENV_OFFSET
 134 #define CONFIG_ENV_OFFSET       (CONFIG_SYS_MONITOR_LEN)
 135 #endif
 136
 137 /* Address and size of Redundant Environment Sector     */
 138 #define CONFIG_ENV_OFFSET_REDUND        (CONFIG_ENV_OFFSET + \
 139                                                 CONFIG_ENV_SECT_SIZE)
 140 #define CONFIG_ENV_SIZE_REDUND  (CONFIG_ENV_SIZE)
 141
 142 #else /* CFG_SYS_RAMBOOT */
 143 #define CONFIG_ENV_ADDR         (CONFIG_SYS_MONITOR_BASE - 0x1000)
 144 #define CONFIG_ENV_SIZE         0x2000
 145 #endif /* CFG_SYS_RAMBOOT */
 146
 147 /* I2C */
 148 #define CONFIG_SYS_I2C
 149 #define CONFIG_SYS_NUM_I2C_BUSES        4
 150 #define CONFIG_SYS_I2C_MAX_HOPS         1
 151 #define CONFIG_SYS_I2C_FSL
 152 #define CONFIG_SYS_FSL_I2C_SPEED        200000
 153 #define CONFIG_SYS_FSL_I2C_SLAVE        0x7F
 154 #define CONFIG_SYS_FSL_I2C_OFFSET       0x3000
 155 #define CONFIG_SYS_I2C_OFFSET           0x3000
 156 #define CONFIG_SYS_FSL_I2C2_SPEED       200000
 157 #define CONFIG_SYS_FSL_I2C2_SLAVE       0x7F
 158 #define CONFIG_SYS_FSL_I2C2_OFFSET      0x3100
 159 #define CONFIG_SYS_I2C_BUSES    {{0, {I2C_NULL_HOP} }, \
 160                 {0, {{I2C_MUX_PCA9547, 0x70, 2} } }, \
 161                 {0, {{I2C_MUX_PCA9547, 0x70, 1} } }, \
 162                 {1, {I2C_NULL_HOP} } }
 163
 164 #define CONFIG_KM_IVM_BUS               2       /* I2C2 (Mux-Port 1)*/
 165
 166 #if defined(CONFIG_CMD_NAND)
 167 #define CONFIG_NAND_KMETER1
 168 #define CONFIG_SYS_MAX_NAND_DEVICE      1
 169 #define CONFIG_SYS_NAND_BASE            CONFIG_SYS_KMBEC_FPGA_BASE
 170 #endif
 171
 172 /*
 173  * For booting Linux, the board info and command line data
 174  * have to be in the first 8 MB of memory, since this is
 175  * the maximum mapped by the Linux kernel during initialization.
 176  */
 177 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)
 178
 179 /*
 180  * Internal Definitions
 181  */
 182 #define BOOTFLASH_START 0xF0000000
 183
 184 #define CONFIG_KM_CONSOLE_TTY   "ttyS0"
 185
 186 /*
 187  * Environment Configuration
 188  */
 189 #define CONFIG_ENV_OVERWRITE
 190 #ifndef CONFIG_KM_DEF_ENV               /* if not set by keymile-common.h */
 191 #define CONFIG_KM_DEF_ENV "km-common=empty\0"
 192 #endif
 193
 194 #ifndef CONFIG_KM_DEF_ARCH
 195 #define CONFIG_KM_DEF_ARCH      "arch=ppc_82xx\0"
 196 #endif
 197
 198 #define CONFIG_EXTRA_ENV_SETTINGS \
 199         CONFIG_KM_DEF_ENV                                               \
 200         CONFIG_KM_DEF_ARCH                                              \
 201         "newenv="                                                       \
 202                 "prot off "__stringify(CONFIG_ENV_ADDR)" +0x40000 && "  \
 203                 "era "__stringify(CONFIG_ENV_ADDR)" +0x40000\0"         \
 204         "unlock=yes\0"                                                  \
 205         ""
 206
 207 #if defined(CONFIG_UEC_ETH)
 208 #define CONFIG_HAS_ETH0
 209 #endif
 210
 211 /*
 212  * System IO Setup
 213  */
 214 #define CONFIG_SYS_SICRH                (SICRH_UC1EOBI | SICRH_UC2E1OBI)
 215
 216 /**
 217  * DDR RAM settings
 218  */
 219 #define CONFIG_SYS_DDR_SDRAM_CFG (\
 220         SDRAM_CFG_SDRAM_TYPE_DDR2 | \
 221         SDRAM_CFG_SREN | \
 222         SDRAM_CFG_HSE)
 223
 224 #define CONFIG_SYS_DDR_SDRAM_CFG2       0x00401000
 225
 226 #define CONFIG_SYS_DDR_CS0_CONFIG       (CSCONFIG_EN | CSCONFIG_AP | \
 227                                          CSCONFIG_ROW_BIT_13 | \
 228                                          CSCONFIG_COL_BIT_10 | \
 229                                          CSCONFIG_ODT_WR_ONLY_CURRENT)
 230
 231 #define CONFIG_SYS_DDR_CLK_CNTL (\
 232         DDR_SDRAM_CLK_CNTL_CLK_ADJUST_05)
 233
 234 #define CONFIG_SYS_DDR_INTERVAL (\
 235         (0x080 << SDRAM_INTERVAL_BSTOPRE_SHIFT) | \
 236         (0x203 << SDRAM_INTERVAL_REFINT_SHIFT))
 237
 238 #define CONFIG_SYS_DDR_CS0_BNDS                 0x0000007f
 239
 240 #define CONFIG_SYS_DDRCDR (\
 241         DDRCDR_EN | \
 242         DDRCDR_Q_DRN)
 243 #define CONFIG_SYS_DDR_MODE             0x47860452
 244 #define CONFIG_SYS_DDR_MODE2            0x8080c000
 245
 246 #define CONFIG_SYS_DDR_TIMING_0 (\
 247         (2 << TIMING_CFG0_MRS_CYC_SHIFT) | \
 248         (8 << TIMING_CFG0_ODT_PD_EXIT_SHIFT) | \
 249         (6 << TIMING_CFG0_PRE_PD_EXIT_SHIFT) | \
 250         (2 << TIMING_CFG0_ACT_PD_EXIT_SHIFT) | \
 251         (0 << TIMING_CFG0_WWT_SHIFT) | \
 252         (0 << TIMING_CFG0_RRT_SHIFT) | \
 253         (0 << TIMING_CFG0_WRT_SHIFT) | \
 254         (0 << TIMING_CFG0_RWT_SHIFT))
 255
 256 #define CONFIG_SYS_DDR_TIMING_1 ((TIMING_CFG1_CASLAT_50) | \
 257                                  (2 << TIMING_CFG1_WRTORD_SHIFT) | \
 258                                  (2 << TIMING_CFG1_ACTTOACT_SHIFT) | \
 259                                  (3 << TIMING_CFG1_WRREC_SHIFT) | \
 260                                  (7 << TIMING_CFG1_REFREC_SHIFT) | \
 261                                  (3 << TIMING_CFG1_ACTTORW_SHIFT) | \
 262                                  (8 << TIMING_CFG1_ACTTOPRE_SHIFT) | \
 263                                  (3 << TIMING_CFG1_PRETOACT_SHIFT))
 264
 265 #define CONFIG_SYS_DDR_TIMING_2 (\
 266         (0xa << TIMING_CFG2_FOUR_ACT_SHIFT) | \
 267         (3 << TIMING_CFG2_CKE_PLS_SHIFT) | \
 268         (2 << TIMING_CFG2_WR_DATA_DELAY_SHIFT) | \
 269         (2 << TIMING_CFG2_RD_TO_PRE_SHIFT) | \
 270         (4 << TIMING_CFG2_WR_LAT_DELAY_SHIFT) | \
 271         (5 << TIMING_CFG2_CPO_SHIFT) | \
 272         (0 << TIMING_CFG2_ADD_LAT_SHIFT))
 273
 274 #define CONFIG_SYS_DDR_TIMING_3                 0x00000000
 275
 276 /* EEprom support */
 277 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN          2
 278
 279 /*
 280  * PAXE on the local bus CS3
 281  */
 282 #define CONFIG_SYS_PAXE_BASE            0xA0000000
 283 #define CONFIG_SYS_PAXE_SIZE            256
 284
 285
 286 #endif /* CONFIG */