include/configs/inka4x0.h

   1 /*
   2  * (C) Copyright 2009
   3  * Detlev Zundel, DENX Software Engineering, dzu@denx.de.
   4  *
   5  * (C) Copyright 2003-2005
   6  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   7  *
   8  * SPDX-License-Identifier:     GPL-2.0+
   9  */
  10
  11 #ifndef __CONFIG_H
  12 #define __CONFIG_H
  13
  14 /*
  15  * High Level Configuration Options
  16  * (easy to change)
  17  */
  18
  19 #define CONFIG_MPC5200          1       /* This is an MPC5200 CPU       */
  20 #define CONFIG_INKA4X0          1       /* INKA4x0 board                */
  21
  22 /*
  23  * Valid values for CONFIG_SYS_TEXT_BASE are:
  24  * 0xFFE00000   boot low
  25  * 0x00100000   boot from RAM (for testing only)
  26  */
  27 #ifndef CONFIG_SYS_TEXT_BASE
  28 #define CONFIG_SYS_TEXT_BASE    0xFFE00000      /* Standard: boot low */
  29 #endif
  30 #define CONFIG_SYS_LDSCRIPT     "arch/powerpc/cpu/mpc5xxx/u-boot-customlayout.lds"
  31
  32 #define CONFIG_SYS_MPC5XXX_CLKIN        33000000 /* ... running at 33.000000MHz         */
  33
  34 #define CONFIG_MISC_INIT_F      1       /* Use misc_init_f()                    */
  35
  36 #define CONFIG_HIGH_BATS        1       /* High BATs supported                  */
  37
  38 /*
  39  * Serial console configuration
  40  */
  41 #define CONFIG_PSC_CONSOLE      1       /* console is on PSC1   */
  42 #define CONFIG_BAUDRATE         115200  /* ... at 115200 bps    */
  43 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200, 230400 }
  44
  45 /*
  46  * PCI Mapping:
  47  * 0x40000000 - 0x4fffffff - PCI Memory
  48  * 0x50000000 - 0x50ffffff - PCI IO Space
  49  */
  50 #define CONFIG_PCI_SCAN_SHOW    1
  51 #define CONFIG_PCIAUTO_SKIP_HOST_BRIDGE 1
  52
  53 #define CONFIG_PCI_MEM_BUS      0x40000000
  54 #define CONFIG_PCI_MEM_PHYS     CONFIG_PCI_MEM_BUS
  55 #define CONFIG_PCI_MEM_SIZE     0x10000000
  56
  57 #define CONFIG_PCI_IO_BUS       0x50000000
  58 #define CONFIG_PCI_IO_PHYS      CONFIG_PCI_IO_BUS
  59 #define CONFIG_PCI_IO_SIZE      0x01000000
  60
  61 #define CONFIG_SYS_XLB_PIPELINING       1
  62
  63 /* Partitions */
  64 #define CONFIG_DOS_PARTITION
  65 #define CONFIG_ISO_PARTITION
  66
  67 /*
  68  * BOOTP options
  69  */
  70 #define CONFIG_BOOTP_BOOTFILESIZE
  71 #define CONFIG_BOOTP_BOOTPATH
  72 #define CONFIG_BOOTP_GATEWAY
  73 #define CONFIG_BOOTP_HOSTNAME
  74
  75 /*
  76  * Command line configuration.
  77  */
  78 #define CONFIG_CMD_DATE
  79 #define CONFIG_CMD_IDE
  80 #define CONFIG_CMD_PCI
  81
  82 #define CONFIG_TIMESTAMP        1       /* Print image info with timestamp */
  83
  84 #if (CONFIG_SYS_TEXT_BASE == 0xFFE00000)                /* Boot low */
  85 #   define CONFIG_SYS_LOWBOOT           1
  86 #endif
  87
  88 /*
  89  * Autobooting
  90  */
  91
  92 #define CONFIG_PREBOOT  "echo;" \
  93         "echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;" \
  94         "echo"
  95
  96 #undef  CONFIG_BOOTARGS
  97
  98 #define CONFIG_IPADDR           192.168.100.2
  99 #define CONFIG_SERVERIP         192.168.100.1
 100 #define CONFIG_NETMASK          255.255.255.0
 101 #define HOSTNAME                inka4x0
 102 #define CONFIG_BOOTFILE         "/tftpboot/inka4x0/uImage"
 103 #define CONFIG_ROOTPATH         "/opt/eldk/ppc_6xx"
 104
 105 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 106         "netdev=eth0\0"                                                 \
 107         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
 108                 "nfsroot=${serverip}:${rootpath}\0"                     \
 109         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
 110         "addip=setenv bootargs ${bootargs} "                            \
 111                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
 112                 ":${hostname}:${netdev}:off panic=1\0"                  \
 113         "addcons=setenv bootargs ${bootargs} "                          \
 114                 "console=ttyS0,${baudrate}\0"                           \
 115         "flash_nfs=run nfsargs addip addcons;"                          \
 116                 "bootm ${kernel_addr}\0"                                \
 117         "net_nfs=tftp 200000 ${bootfile};"                              \
 118                 "run nfsargs addip addcons;bootm\0"                     \
 119         "enable_disp=mw.l 100000 04000000 1;"                           \
 120                 "cp.l 100000 f0000b20 1;"                               \
 121                 "cp.l 100000 f0000b28 1\0"                              \
 122         "ideargs=setenv bootargs root=/dev/hda1 rw\0"                   \
 123         "ide_boot=ext2load ide 0:1 200000 uImage;"                      \
 124                 "run ideargs addip addcons enable_disp;bootm\0"         \
 125         "brightness=255\0"                                              \
 126         ""
 127
 128 #define CONFIG_BOOTCOMMAND      "run ide_boot"
 129
 130 /*
 131  * IPB Bus clocking configuration.
 132  */
 133 #define CONFIG_SYS_IPBCLK_EQUALS_XLBCLK         /* define for 133MHz speed */
 134
 135 /*
 136  * Flash configuration
 137  */
 138 #define CONFIG_SYS_FLASH_CFI            1       /* Flash is CFI conformant */
 139 #define CONFIG_FLASH_CFI_DRIVER 1
 140 #define CONFIG_SYS_FLASH_BASE           0xffe00000
 141 #define CONFIG_SYS_FLASH_SIZE           0x00200000
 142 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max num of memory banks */
 143 #define CONFIG_SYS_FLASH_BANKS_LIST     { CONFIG_SYS_FLASH_BASE }
 144 #define CONFIG_SYS_MAX_FLASH_SECT       128     /* max num of sects on one chip */
 145 #define CONFIG_SYS_FLASH_USE_BUFFER_WRITE 1     /* use buffered writes (20x faster) */
 146
 147 /*
 148  * Environment settings
 149  */
 150 #define CONFIG_ENV_IS_IN_FLASH  1
 151 #define CONFIG_ENV_ADDR         (CONFIG_SYS_FLASH_BASE + 0x4000)
 152 #define CONFIG_ENV_SIZE         0x2000
 153 #define CONFIG_ENV_SECT_SIZE    0x2000
 154 #define CONFIG_ENV_OVERWRITE    1
 155 #define CONFIG_SYS_USE_PPCENV                   /* Environment embedded in sect .ppcenv */
 156
 157 /*
 158  * Memory map
 159  */
 160 #define CONFIG_SYS_MBAR         0xF0000000
 161 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 162 #define CONFIG_SYS_DEFAULT_MBAR 0x80000000
 163
 164 /*
 165  * SDRAM controller configuration
 166  */
 167 #undef CONFIG_SDR_MT48LC16M16A2
 168 #undef CONFIG_DDR_MT46V16M16
 169 #undef CONFIG_DDR_MT46V32M16
 170 #undef CONFIG_DDR_HYB25D512160BF
 171 #define CONFIG_DDR_K4H511638C
 172
 173 /* Use ON-Chip SRAM until RAM will be available */
 174 #define CONFIG_SYS_INIT_RAM_ADDR        MPC5XXX_SRAM
 175
 176 /* preserve space for the post_word at end of on-chip SRAM */
 177 #define MPC5XXX_SRAM_POST_SIZE (MPC5XXX_SRAM_SIZE - 4)
 178
 179 #ifdef CONFIG_POST
 180 #define CONFIG_SYS_INIT_RAM_SIZE        MPC5XXX_SRAM_POST_SIZE
 181 #else
 182 #define CONFIG_SYS_INIT_RAM_SIZE        MPC5XXX_SRAM_SIZE
 183 #endif
 184
 185 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
 186 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 187
 188 #define CONFIG_SYS_MONITOR_BASE    CONFIG_SYS_TEXT_BASE
 189 #if (CONFIG_SYS_MONITOR_BASE < CONFIG_SYS_FLASH_BASE)
 190 #   define CONFIG_SYS_RAMBOOT           1
 191 #endif
 192
 193 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor   */
 194 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 kB for malloc()  */
 195 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
 196
 197 /*
 198  * Ethernet configuration
 199  */
 200 #define CONFIG_MPC5xxx_FEC      1
 201 #define CONFIG_MPC5xxx_FEC_MII100
 202 /*
 203  * Define CONFIG_MPC5xxx_FEC_MII10 to force FEC at 10Mb
 204  */
 205 /* #define CONFIG_MPC5xxx_FEC_MII10 */
 206 #define CONFIG_PHY_ADDR         0x00
 207 #define CONFIG_MII
 208
 209 /*
 210  * GPIO configuration
 211  *
 212  * use CS1 as gpio_wkup_6 output
 213  *      Bit 0 (mask: 0x80000000): 0
 214  * use ALT CAN position: Bits 2-3 (mask: 0x30000000):
 215  *      00 -> No Alternatives, I2C1 is used for onboard EEPROM
 216  *      01 -> CAN1 on I2C1, CAN2 on Tmr0/1 do not use on TQM5200 with onboard
 217  *            EEPROM
 218  * use PSC1 as UART: Bits 28-31 (mask: 0x00000007): 0100
 219  * use PSC2 as UART: Bits 24-27 (mask: 0x00000070): 0100
 220  * use PSC3 as UART: Bits 20-23 (mask: 0x00000700): 0100
 221  * use PSC6 as UART: Bits  9-11 (mask: 0x00700000): 0101
 222  */
 223 #define CONFIG_SYS_GPS_PORT_CONFIG      0x01501444
 224
 225 /*
 226  * RTC configuration
 227  */
 228 #define CONFIG_RTC_RTC4543      1       /* use external RTC */
 229
 230 /*
 231  * Software (bit-bang) three wire serial configuration
 232  *
 233  * Note that we need the ifdefs because otherwise compilation of
 234  * mkimage.c fails.
 235  */
 236 #define CONFIG_SOFT_TWS         1
 237
 238 #ifdef TWS_IMPLEMENTATION
 239 #include <mpc5xxx.h>
 240 #include <asm/io.h>
 241
 242 #define TWS_CE          MPC5XXX_GPIO_WKUP_PSC1_4 /* GPIO_WKUP_0 */
 243 #define TWS_WR          MPC5XXX_GPIO_WKUP_PSC2_4 /* GPIO_WKUP_1 */
 244 #define TWS_DATA        MPC5XXX_GPIO_SINT_PSC3_4 /* GPIO_SINT_0 */
 245 #define TWS_CLK         MPC5XXX_GPIO_SINT_PSC3_5 /* GPIO_SINT_1 */
 246
 247 static inline void tws_ce(unsigned bit)
 248 {
 249         struct mpc5xxx_wu_gpio *wu_gpio =
 250                 (struct mpc5xxx_wu_gpio *)MPC5XXX_WU_GPIO;
 251         if (bit)
 252                 setbits_8(&wu_gpio->dvo, TWS_CE);
 253         else
 254                 clrbits_8(&wu_gpio->dvo, TWS_CE);
 255 }
 256
 257 static inline void tws_wr(unsigned bit)
 258 {
 259         struct mpc5xxx_wu_gpio *wu_gpio =
 260                 (struct mpc5xxx_wu_gpio *)MPC5XXX_WU_GPIO;
 261         if (bit)
 262                 setbits_8(&wu_gpio->dvo, TWS_WR);
 263         else
 264                 clrbits_8(&wu_gpio->dvo, TWS_WR);
 265 }
 266
 267 static inline void tws_clk(unsigned bit)
 268 {
 269         struct mpc5xxx_gpio *gpio =
 270                 (struct mpc5xxx_gpio *)MPC5XXX_GPIO;
 271         if (bit)
 272                 setbits_8(&gpio->sint_dvo, TWS_CLK);
 273         else
 274                 clrbits_8(&gpio->sint_dvo, TWS_CLK);
 275 }
 276
 277 static inline void tws_data(unsigned bit)
 278 {
 279         struct mpc5xxx_gpio *gpio =
 280                 (struct mpc5xxx_gpio *)MPC5XXX_GPIO;
 281         if (bit)
 282                 setbits_8(&gpio->sint_dvo, TWS_DATA);
 283         else
 284                 clrbits_8(&gpio->sint_dvo, TWS_DATA);
 285 }
 286
 287 static inline unsigned tws_data_read(void)
 288 {
 289         struct mpc5xxx_gpio *gpio =
 290                         (struct mpc5xxx_gpio *)MPC5XXX_GPIO;
 291         return !!(in_8(&gpio->sint_ival) & TWS_DATA);
 292 }
 293
 294 static inline void tws_data_config_output(unsigned output)
 295 {
 296         struct mpc5xxx_gpio *gpio =
 297                 (struct mpc5xxx_gpio *)MPC5XXX_GPIO;
 298         if (output)
 299                 setbits_8(&gpio->sint_ddr, TWS_DATA);
 300         else
 301                 clrbits_8(&gpio->sint_ddr, TWS_DATA);
 302 }
 303 #endif /* TWS_IMPLEMENTATION */
 304
 305 /*
 306  * Miscellaneous configurable options
 307  */
 308 #define CONFIG_SYS_LONGHELP                     /* undef to save memory     */
 309 #if defined(CONFIG_CMD_KGDB)
 310 #define CONFIG_SYS_CBSIZE               1024    /* Console I/O Buffer Size  */
 311 #else
 312 #define CONFIG_SYS_CBSIZE               256     /* Console I/O Buffer Size  */
 313 #endif
 314 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
 315 #define CONFIG_SYS_MAXARGS              16      /* max number of command args   */
 316 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
 317
 318 #define CONFIG_SYS_CACHELINE_SIZE       32      /* For MPC5xxx CPUs                     */
 319 #if defined(CONFIG_CMD_KGDB)
 320 #  define CONFIG_SYS_CACHELINE_SHIFT    5       /* log base 2 of the above value        */
 321 #endif
 322
 323 /* Enable an alternate, more extensive memory test */
 324 #define CONFIG_SYS_ALT_MEMTEST
 325
 326 #define CONFIG_SYS_MEMTEST_START        0x00100000      /* memtest works on */
 327 #define CONFIG_SYS_MEMTEST_END          0x00f00000      /* 1 ... 15 MB in DRAM  */
 328
 329 #define CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address */
 330
 331 /*
 332  * Various low-level settings
 333  */
 334 #define CONFIG_SYS_HID0_INIT            HID0_ICE | HID0_ICFI
 335 #define CONFIG_SYS_HID0_FINAL           HID0_ICE
 336
 337 #define CONFIG_SYS_BOOTCS_START CONFIG_SYS_FLASH_BASE
 338 #define CONFIG_SYS_BOOTCS_SIZE          CONFIG_SYS_FLASH_SIZE
 339 #define CONFIG_SYS_BOOTCS_CFG           0x00087800 /* for pci_clk  = 66 MHz */
 340 #define CONFIG_SYS_CS0_START            CONFIG_SYS_FLASH_BASE
 341 #define CONFIG_SYS_CS0_SIZE             CONFIG_SYS_FLASH_SIZE
 342
 343 /* 32Mbit SRAM @0x30000000 */
 344 #define CONFIG_SYS_CS1_START            0x30000000
 345 #define CONFIG_SYS_CS1_SIZE             0x00400000
 346 #define CONFIG_SYS_CS1_CFG              0x31800 /* for pci_clk = 33 MHz */
 347
 348 /* 2 quad UART @0x80000000 (MBAR is relocated to 0xF0000000) */
 349 #define CONFIG_SYS_CS2_START            0x80000000
 350 #define CONFIG_SYS_CS2_SIZE             0x0001000
 351 #define CONFIG_SYS_CS2_CFG              0x21800  /* for pci_clk = 33 MHz */
 352
 353 /* GPIO in @0x30400000 */
 354 #define CONFIG_SYS_CS3_START            0x30400000
 355 #define CONFIG_SYS_CS3_SIZE             0x00100000
 356 #define CONFIG_SYS_CS3_CFG              0x31800 /* for pci_clk = 33 MHz */
 357
 358 #define CONFIG_SYS_CS_BURST             0x00000000
 359 #define CONFIG_SYS_CS_DEADCYCLE 0x33333333
 360
 361 /*-----------------------------------------------------------------------
 362  * USB stuff
 363  *-----------------------------------------------------------------------
 364  */
 365 #define CONFIG_USB_OHCI
 366 #define CONFIG_USB_CLOCK        0x00015555
 367 #define CONFIG_USB_CONFIG       0x00001000
 368
 369 /*-----------------------------------------------------------------------
 370  * IDE/ATA stuff Supports IDE harddisk
 371  *-----------------------------------------------------------------------
 372  */
 373
 374 #undef  CONFIG_IDE_8xx_PCCARD           /* Use IDE with PC Card Adapter */
 375
 376 #undef  CONFIG_IDE_8xx_DIRECT           /* Direct IDE    not supported  */
 377 #undef  CONFIG_IDE_LED                  /* LED   for ide not supported  */
 378
 379 #define CONFIG_IDE_PREINIT
 380
 381 #define CONFIG_SYS_IDE_MAXBUS           1       /* max. 1 IDE bus               */
 382 #define CONFIG_SYS_IDE_MAXDEVICE        2       /* max. 1 drive per IDE bus     */
 383
 384 #define CONFIG_SYS_ATA_IDE0_OFFSET      0x0000
 385 #define CONFIG_SYS_ATA_BASE_ADDR        MPC5XXX_ATA
 386 #define CONFIG_SYS_ATA_DATA_OFFSET      0x0060  /* Offset for data I/O          */
 387 #define CONFIG_SYS_ATA_REG_OFFSET (CONFIG_SYS_ATA_DATA_OFFSET) /* Offset for normal register accesses */
 388 #define CONFIG_SYS_ATA_ALT_OFFSET       0x005C  /* Offset for alternate registers */
 389 #define CONFIG_SYS_ATA_STRIDE          4        /* Interval between registers   */
 390
 391 #define CONFIG_ATAPI            1
 392
 393 #define CONFIG_SYS_BRIGHTNESS          0xFF     /* LCD Default Brightness (255 = off) */
 394
 395 #endif /* __CONFIG_H */