include/configs/imx8mm_icore_mx8mm.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (c) 2020 Engicam srl
   4  * Copyright (c) 2020 Amarula Solutions(India)
   5  */
   6
   7 #ifndef __IMX8MM_ICORE_MX8MM_H
   8 #define __IMX8MM_ICORE_MX8MM_H
   9
  10 #include <linux/sizes.h>
  11 #include <asm/arch/imx-regs.h>
  12
  13 #define CONFIG_SPL_MAX_SIZE             (148 * 1024)
  14 #define CONFIG_SYS_MONITOR_LEN          SZ_512K
  15 #define CONFIG_SYS_MMCSD_RAW_MODE_U_BOOT_USE_SECTOR
  16 #define CONFIG_SYS_MMCSD_RAW_MODE_U_BOOT_SECTOR 0x300
  17 #define CONFIG_SYS_UBOOT_BASE \
  18         (QSPI0_AMBA_BASE + CONFIG_SYS_MMCSD_RAW_MODE_U_BOOT_SECTOR * 512)
  19
  20 #ifdef CONFIG_SPL_BUILD
  21 # define CONFIG_SPL_STACK               0x920000
  22 # define CONFIG_SPL_BSS_START_ADDR      0x910000
  23 # define CONFIG_SPL_BSS_MAX_SIZE        SZ_8K
  24 # define CONFIG_SYS_SPL_MALLOC_START    0x42200000
  25 # define CONFIG_SYS_SPL_MALLOC_SIZE     SZ_512K
  26
  27 /* malloc f used before GD_FLG_FULL_MALLOC_INIT set */
  28 # define CONFIG_MALLOC_F_ADDR           0x930000
  29 /* For RAW image gives a error info not panic */
  30 # define CONFIG_SPL_ABORT_ON_RAW_IMAGE
  31 #endif /* CONFIG_SPL_BUILD */
  32
  33 #define CONFIG_SYS_MEMTEST_START        PHYS_SDRAM
  34 #define CONFIG_SYS_MEMTEST_END  (CONFIG_SYS_MEMTEST_START + (PHYS_SDRAM_SIZE >> 1))
  35
  36 #ifndef CONFIG_SPL_BUILD
  37 #define BOOT_TARGET_DEVICES(func) \
  38         func(MMC, mmc, 2) \
  39         func(MMC, mmc, 0)
  40 #include <config_distro_bootcmd.h>
  41 #undef CONFIG_ISO_PARTITION
  42 #else
  43 #define BOOTENV
  44 #endif
  45
  46 #define ENV_MEM_LAYOUT_SETTINGS \
  47         "fdt_addr_r=0x44000000\0" \
  48         "kernel_addr_r=0x42000000\0" \
  49         "ramdisk_addr_r=0x46400000\0" \
  50         "scriptaddr=0x46000000\0"
  51
  52 #define CONFIG_EXTRA_ENV_SETTINGS \
  53         ENV_MEM_LAYOUT_SETTINGS \
  54         "fdtfile=" CONFIG_DEFAULT_FDT_FILE "\0" \
  55         "console=ttymxc1,115200\0" \
  56         BOOTENV
  57
  58 /* Link Definitions */
  59
  60 #define CONFIG_SYS_INIT_RAM_ADDR        0x40000000
  61 #define CONFIG_SYS_INIT_RAM_SIZE        SZ_2M
  62 #define CONFIG_SYS_INIT_SP_OFFSET \
  63         (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
  64 #define CONFIG_SYS_INIT_SP_ADDR \
  65         (CONFIG_SYS_INIT_RAM_ADDR + CONFIG_SYS_INIT_SP_OFFSET)
  66
  67 #define CONFIG_SYS_SDRAM_BASE           0x40000000
  68
  69 /* SDRAM configuration */
  70 #define PHYS_SDRAM                      0x40000000
  71 #define PHYS_SDRAM_SIZE                 SZ_2G /* 2GB DDR */
  72 #define CONFIG_SYS_BOOTM_LEN            SZ_256M
  73
  74 #define CONFIG_SYS_MEMTEST_START        PHYS_SDRAM
  75 #define CONFIG_SYS_MEMTEST_END  \
  76         (CONFIG_SYS_MEMTEST_START + (PHYS_SDRAM_SIZE >> 1))
  77
  78 /* UART */
  79 #define CONFIG_MXC_UART_BASE            UART2_BASE_ADDR
  80
  81 /* Monitor Command Prompt */
  82 #define CONFIG_SYS_CBSIZE               2048
  83 #define CONFIG_SYS_MAXARGS              64
  84 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE
  85 #define CONFIG_SYS_PBSIZE               (CONFIG_SYS_CBSIZE + \
  86                                         sizeof(CONFIG_SYS_PROMPT) + 16)
  87
  88 /* USDHC */
  89 #define CONFIG_SYS_FSL_USDHC_NUM        2
  90 #define CONFIG_SYS_FSL_ESDHC_ADDR       0
  91 #define CONFIG_SYS_MMC_IMG_LOAD_PART    1
  92
  93 #endif /* __IMX8MM_ICORE_MX8MM_H */