include/configs/imx8mm_icore_mx8mm.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (c) 2020 Engicam srl
   4  * Copyright (c) 2020 Amarula Solutions(India)
   5  */
   6
   7 #ifndef __IMX8MM_ICORE_MX8MM_H
   8 #define __IMX8MM_ICORE_MX8MM_H
   9
  10 #include <linux/sizes.h>
  11 #include <asm/arch/imx-regs.h>
  12
  13 #define CONFIG_SYS_MONITOR_LEN          SZ_512K
  14 #define CONFIG_SYS_UBOOT_BASE \
  15         (QSPI0_AMBA_BASE + CONFIG_SYS_MMCSD_RAW_MODE_U_BOOT_SECTOR * 512)
  16
  17 #ifdef CONFIG_SPL_BUILD
  18 # define CONFIG_SYS_SPL_MALLOC_START    0x42200000
  19 # define CONFIG_SYS_SPL_MALLOC_SIZE     SZ_512K
  20
  21 /* malloc f used before GD_FLG_FULL_MALLOC_INIT set */
  22 # define CONFIG_MALLOC_F_ADDR           0x930000
  23 /* For RAW image gives a error info not panic */
  24 # define CONFIG_SPL_ABORT_ON_RAW_IMAGE
  25 #endif /* CONFIG_SPL_BUILD */
  26
  27 #ifndef CONFIG_SPL_BUILD
  28 #define BOOT_TARGET_DEVICES(func) \
  29         func(MMC, mmc, 2) \
  30         func(MMC, mmc, 0)
  31 #include <config_distro_bootcmd.h>
  32 #else
  33 #define BOOTENV
  34 #endif
  35
  36 #define ENV_MEM_LAYOUT_SETTINGS \
  37         "fdt_addr_r=0x44000000\0" \
  38         "kernel_addr_r=0x42000000\0" \
  39         "ramdisk_addr_r=0x46400000\0" \
  40         "scriptaddr=0x46000000\0"
  41
  42 #define CONFIG_EXTRA_ENV_SETTINGS \
  43         ENV_MEM_LAYOUT_SETTINGS \
  44         "fdtfile=" CONFIG_DEFAULT_FDT_FILE "\0" \
  45         "console=ttymxc1,115200\0" \
  46         BOOTENV
  47
  48 /* Link Definitions */
  49
  50 #define CONFIG_SYS_INIT_RAM_ADDR        0x40000000
  51 #define CONFIG_SYS_INIT_RAM_SIZE        SZ_2M
  52
  53 #define CONFIG_SYS_SDRAM_BASE           0x40000000
  54
  55 /* SDRAM configuration */
  56 #define PHYS_SDRAM                      0x40000000
  57 #define PHYS_SDRAM_SIZE                 SZ_2G /* 2GB DDR */
  58 #define CONFIG_SYS_BOOTM_LEN            SZ_256M
  59
  60 /* UART */
  61 #define CONFIG_MXC_UART_BASE            UART_BASE_ADDR(2)
  62
  63 /* USDHC */
  64 #define CONFIG_SYS_FSL_USDHC_NUM        2
  65 #define CONFIG_SYS_FSL_ESDHC_ADDR       0
  66
  67 #endif /* __IMX8MM_ICORE_MX8MM_H */