1f8718ac4a6cd20d8b8231f7170d0bb650b1c539
[platform/kernel/u-boot.git] / include / configs / imx8mm_icore_mx8mm.h
1 /* SPDX-License-Identifier: GPL-2.0+ */
2 /*
3  * Copyright (c) 2020 Engicam srl
4  * Copyright (c) 2020 Amarula Solutions(India)
5  */
6
7 #ifndef __IMX8MM_ICORE_MX8MM_H
8 #define __IMX8MM_ICORE_MX8MM_H
9
10 #include <linux/sizes.h>
11 #include <asm/arch/imx-regs.h>
12
13 #define CONFIG_SYS_MONITOR_LEN          SZ_512K
14 #define CONFIG_SYS_UBOOT_BASE \
15         (QSPI0_AMBA_BASE + CONFIG_SYS_MMCSD_RAW_MODE_U_BOOT_SECTOR * 512)
16
17 #ifdef CONFIG_SPL_BUILD
18 # define CONFIG_SPL_STACK               0x920000
19 # define CONFIG_SPL_BSS_START_ADDR      0x910000
20 # define CONFIG_SPL_BSS_MAX_SIZE        SZ_8K
21 # define CONFIG_SYS_SPL_MALLOC_START    0x42200000
22 # define CONFIG_SYS_SPL_MALLOC_SIZE     SZ_512K
23
24 /* malloc f used before GD_FLG_FULL_MALLOC_INIT set */
25 # define CONFIG_MALLOC_F_ADDR           0x930000
26 /* For RAW image gives a error info not panic */
27 # define CONFIG_SPL_ABORT_ON_RAW_IMAGE
28 #endif /* CONFIG_SPL_BUILD */
29
30 #ifndef CONFIG_SPL_BUILD
31 #define BOOT_TARGET_DEVICES(func) \
32         func(MMC, mmc, 2) \
33         func(MMC, mmc, 0)
34 #include <config_distro_bootcmd.h>
35 #else
36 #define BOOTENV
37 #endif
38
39 #define ENV_MEM_LAYOUT_SETTINGS \
40         "fdt_addr_r=0x44000000\0" \
41         "kernel_addr_r=0x42000000\0" \
42         "ramdisk_addr_r=0x46400000\0" \
43         "scriptaddr=0x46000000\0"
44
45 #define CONFIG_EXTRA_ENV_SETTINGS \
46         ENV_MEM_LAYOUT_SETTINGS \
47         "fdtfile=" CONFIG_DEFAULT_FDT_FILE "\0" \
48         "console=ttymxc1,115200\0" \
49         BOOTENV
50
51 /* Link Definitions */
52
53 #define CONFIG_SYS_INIT_RAM_ADDR        0x40000000
54 #define CONFIG_SYS_INIT_RAM_SIZE        SZ_2M
55 #define CONFIG_SYS_INIT_SP_OFFSET \
56         (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
57 #define CONFIG_SYS_INIT_SP_ADDR \
58         (CONFIG_SYS_INIT_RAM_ADDR + CONFIG_SYS_INIT_SP_OFFSET)
59
60 #define CONFIG_SYS_SDRAM_BASE           0x40000000
61
62 /* SDRAM configuration */
63 #define PHYS_SDRAM                      0x40000000
64 #define PHYS_SDRAM_SIZE                 SZ_2G /* 2GB DDR */
65 #define CONFIG_SYS_BOOTM_LEN            SZ_256M
66
67 /* UART */
68 #define CONFIG_MXC_UART_BASE            UART_BASE_ADDR(2)
69
70 /* USDHC */
71 #define CONFIG_SYS_FSL_USDHC_NUM        2
72 #define CONFIG_SYS_FSL_ESDHC_ADDR       0
73
74 #endif /* __IMX8MM_ICORE_MX8MM_H */