include/configs/ethernut5.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * (C) Copyright 2011
   4  * egnite GmbH <info@egnite.de>
   5  *
   6  * Configuation settings for Ethernut 5 with AT91SAM9XE.
   7  */
   8
   9 #ifndef __CONFIG_H
  10 #define __CONFIG_H
  11
  12 #include <asm/hardware.h>
  13
  14 /* The first stage boot loader expects u-boot running at this address. */
  15
  16 /* The first stage boot loader takes care of low level initialization. */
  17
  18 /* CPU information */
  19
  20 /* ARM asynchronous clock */
  21 #define CONFIG_SYS_AT91_SLOW_CLOCK      32768   /* slow clock xtal */
  22 #define CONFIG_SYS_AT91_MAIN_CLOCK      18432000 /* 18.432 MHz crystal */
  23
  24 /* 32kB internal SRAM */
  25 #define CONFIG_SRAM_BASE        0x00300000 /*AT91SAM9XE_SRAM_BASE */
  26 #define CONFIG_SRAM_SIZE        (32 << 10)
  27 #define CONFIG_SYS_INIT_SP_ADDR (CONFIG_SRAM_BASE + CONFIG_SRAM_SIZE - \
  28                                 GENERATED_GBL_DATA_SIZE)
  29
  30 /* 128MB SDRAM in 1 bank */
  31 #define CONFIG_SYS_SDRAM_BASE           0x20000000
  32 #define CONFIG_SYS_SDRAM_SIZE           (128 << 20)
  33
  34 /* 512kB on-chip NOR flash */
  35 # define CONFIG_SYS_FLASH_BASE          0x00200000 /* AT91SAM9XE_FLASH_BASE */
  36 # define CONFIG_SYS_MAX_FLASH_SECT      32
  37 # define CONFIG_EFLASH_PROTSECTORS      1
  38
  39
  40 /* bootstrap + u-boot + env + linux in dataflash on CS0 */
  41
  42 /* NAND flash */
  43 #ifdef CONFIG_CMD_NAND
  44 #define CONFIG_SYS_MAX_NAND_DEVICE      1
  45 #define CONFIG_SYS_NAND_BASE            0x40000000
  46 #define CONFIG_SYS_NAND_DBW_8
  47 /* our ALE is AD21 */
  48 #define CONFIG_SYS_NAND_MASK_ALE        (1 << 21)
  49 /* our CLE is AD22 */
  50 #define CONFIG_SYS_NAND_MASK_CLE        (1 << 22)
  51 #define CONFIG_SYS_NAND_ENABLE_PIN      GPIO_PIN_PC(14)
  52 #endif
  53
  54 /* JFFS2 */
  55
  56 /* Ethernet */
  57 #define CONFIG_NET_RETRY_COUNT          20
  58 #define CONFIG_RMII
  59 #define CONFIG_PHY_ID                   0
  60 #define CONFIG_MACB_SEARCH_PHY
  61
  62 /* MMC */
  63 #ifdef CONFIG_CMD_MMC
  64 #define CONFIG_SYS_MMC_CD_PIN           AT91_PIO_PORTC, 8
  65 #endif
  66
  67 /* USB */
  68 #ifdef CONFIG_CMD_USB
  69 #define CONFIG_USB_ATMEL
  70 #define CONFIG_USB_ATMEL_CLK_SEL_PLLB
  71 #define CONFIG_USB_OHCI_NEW
  72 #define CONFIG_SYS_USB_OHCI_CPU_INIT
  73 #define CONFIG_SYS_USB_OHCI_REGS_BASE   0x00500000
  74 #define CONFIG_SYS_USB_OHCI_SLOT_NAME   "host"
  75 #define CONFIG_SYS_USB_OHCI_MAX_ROOT_PORTS      2
  76 #endif
  77
  78 /* RTC */
  79 #if defined(CONFIG_CMD_DATE) || defined(CONFIG_CMD_SNTP)
  80 #define CONFIG_SYS_I2C_RTC_ADDR         0x51
  81 #endif
  82
  83 /* I2C */
  84 #define CONFIG_SYS_MAX_I2C_BUS  1
  85
  86 #define I2C_SOFT_DECLARATIONS
  87
  88 #define GPIO_I2C_SCL            AT91_PIO_PORTA, 24
  89 #define GPIO_I2C_SDA            AT91_PIO_PORTA, 23
  90
  91 #define I2C_INIT { \
  92         at91_set_pio_periph(AT91_PIO_PORTA, 23, 0); \
  93         at91_set_pio_multi_drive(AT91_PIO_PORTA, 23, 1); \
  94         at91_set_pio_periph(AT91_PIO_PORTA, 24, 0); \
  95         at91_set_pio_output(AT91_PIO_PORTA, 24, 0); \
  96         at91_set_pio_multi_drive(AT91_PIO_PORTA, 24, 1); \
  97 }
  98
  99 #define I2C_ACTIVE      at91_set_pio_output(AT91_PIO_PORTA, 23, 0)
 100 #define I2C_TRISTATE    at91_set_pio_input(AT91_PIO_PORTA, 23, 0)
 101 #define I2C_SCL(bit)    at91_set_pio_value(AT91_PIO_PORTA, 24, bit)
 102 #define I2C_SDA(bit)    at91_set_pio_value(AT91_PIO_PORTA, 23, bit)
 103 #define I2C_DELAY       udelay(100)
 104 #define I2C_READ        at91_get_pio_value(AT91_PIO_PORTA, 23)
 105
 106 /* DHCP/BOOTP options */
 107 #ifdef CONFIG_CMD_DHCP
 108 #define CONFIG_BOOTP_BOOTFILESIZE
 109 #define CONFIG_SYS_AUTOLOAD     "n"
 110 #endif
 111
 112 /* File systems */
 113
 114 /* Boot command */
 115
 116 /* Misc. u-boot settings */
 117
 118 #endif