include/configs/ax25-ae350.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2017 Andes Technology Corporation
   4  * Rick Chen, Andes Technology Corporation <rick@andestech.com>
   5  */
   6
   7 #ifndef __CONFIG_H
   8 #define __CONFIG_H
   9
  10 #ifdef CONFIG_SPL
  11 #define CONFIG_SPL_BSS_START_ADDR       0x04000000
  12 #endif
  13
  14 #define RISCV_MMODE_TIMERBASE           0xe6000000
  15 #define RISCV_MMODE_TIMER_FREQ          60000000
  16
  17 #define RISCV_SMODE_TIMER_FREQ          60000000
  18
  19 /*
  20  * CPU and Board Configuration Options
  21  */
  22
  23 /*
  24  * Miscellaneous configurable options
  25  */
  26
  27 /* DT blob (fdt) address */
  28 #define CONFIG_SYS_FDT_BASE             0x800f0000
  29
  30 /*
  31  * Physical Memory Map
  32  */
  33 #define PHYS_SDRAM_0    0x00000000              /* SDRAM Bank #1 */
  34 #define PHYS_SDRAM_1    \
  35         (PHYS_SDRAM_0 + PHYS_SDRAM_0_SIZE)      /* SDRAM Bank #2 */
  36 #define PHYS_SDRAM_0_SIZE       0x20000000      /* 512 MB */
  37 #define PHYS_SDRAM_1_SIZE       0x20000000      /* 512 MB */
  38 #define CONFIG_SYS_SDRAM_BASE   PHYS_SDRAM_0
  39
  40 /*
  41  * Serial console configuration
  42  */
  43 #define CONFIG_SYS_NS16550_SERIAL
  44 #ifndef CONFIG_DM_SERIAL
  45 #define CONFIG_SYS_NS16550_REG_SIZE     -4
  46 #endif
  47 #define CONFIG_SYS_NS16550_CLK          19660800
  48
  49 /* Init Stack Pointer */
  50
  51 /* support JEDEC */
  52 #define PHYS_FLASH_1                    0x88000000      /* BANK 0 */
  53 #define CONFIG_SYS_FLASH_BASE           PHYS_FLASH_1
  54 #define CONFIG_SYS_FLASH_BANKS_LIST     { PHYS_FLASH_1, }
  55
  56 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* TO for Flash Erase (ms) */
  57 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* TO for Flash Write (ms) */
  58
  59 /* max number of memory banks */
  60 /*
  61  * There are 4 banks supported for this Controller,
  62  * but we have only 1 bank connected to flash on board
  63 */
  64 #define CONFIG_SYS_FLASH_BANKS_SIZES {0x4000000}
  65
  66 /* max number of sectors on one chip */
  67 #define CONFIG_FLASH_SECTOR_SIZE        (0x10000*2)
  68 #define CONFIG_SYS_MAX_FLASH_SECT       512
  69
  70 /* environments */
  71
  72 /* SPI FLASH */
  73
  74 /*
  75  * For booting Linux, the board info and command line data
  76  * have to be in the first 16 MB of memory, since this is
  77  * the maximum mapped by the Linux kernel during initialization.
  78  */
  79
  80 /* Initial Memory map for Linux*/
  81 #define CONFIG_SYS_BOOTMAPSZ    (64 << 20)
  82 /* Increase max gunzip size */
  83 #define CONFIG_SYS_BOOTM_LEN    (64 << 20)
  84
  85 /* Support autoboot from RAM (kernel image is loaded via debug port) */
  86 #define KERNEL_IMAGE_ADDR       "0x2000000 "
  87 #define BOOTENV_DEV_NAME_RAM(devtypeu, devtypel, instance) \
  88         "ram "
  89 #define BOOTENV_DEV_RAM(devtypeu, devtypel, instance) \
  90         "bootcmd_ram=" \
  91         "booti " \
  92         KERNEL_IMAGE_ADDR \
  93         "- $fdtcontroladdr\0"
  94
  95 /* When we use RAM as ENV */
  96
  97 /* Enable distro boot */
  98 #define BOOT_TARGET_DEVICES(func) \
  99         func(MMC, mmc, 0) \
 100         func(DHCP, dhcp, na) \
 101         func(RAM, ram, na)
 102 #include <config_distro_bootcmd.h>
 103
 104 #define CONFIG_EXTRA_ENV_SETTINGS       \
 105                                 "kernel_addr_r=0x00080000\0" \
 106                                 "pxefile_addr_r=0x01f00000\0" \
 107                                 "scriptaddr=0x01f00000\0" \
 108                                 "fdt_addr_r=0x02000000\0" \
 109                                 "ramdisk_addr_r=0x02800000\0" \
 110                                 BOOTENV
 111
 112 #endif /* __CONFIG_H */