include/configs/ax25-ae350.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2017 Andes Technology Corporation
   4  * Rick Chen, Andes Technology Corporation <rick@andestech.com>
   5  */
   6
   7 #ifndef __CONFIG_H
   8 #define __CONFIG_H
   9
  10 #ifdef CONFIG_SPL
  11 #define CONFIG_SPL_MAX_SIZE             0x00100000
  12 #define CONFIG_SPL_BSS_START_ADDR       0x04000000
  13 #define CONFIG_SPL_BSS_MAX_SIZE         0x00100000
  14 #endif
  15
  16 #define RISCV_MMODE_TIMERBASE           0xe6000000
  17 #define RISCV_MMODE_TIMER_FREQ          60000000
  18
  19 #define RISCV_SMODE_TIMER_FREQ          60000000
  20
  21 /*
  22  * CPU and Board Configuration Options
  23  */
  24
  25 /*
  26  * Miscellaneous configurable options
  27  */
  28
  29 /* DT blob (fdt) address */
  30 #define CONFIG_SYS_FDT_BASE             0x800f0000
  31
  32 /*
  33  * Physical Memory Map
  34  */
  35 #define PHYS_SDRAM_0    0x00000000              /* SDRAM Bank #1 */
  36 #define PHYS_SDRAM_1    \
  37         (PHYS_SDRAM_0 + PHYS_SDRAM_0_SIZE)      /* SDRAM Bank #2 */
  38 #define PHYS_SDRAM_0_SIZE       0x20000000      /* 512 MB */
  39 #define PHYS_SDRAM_1_SIZE       0x20000000      /* 512 MB */
  40 #define CONFIG_SYS_SDRAM_BASE   PHYS_SDRAM_0
  41
  42 /*
  43  * Serial console configuration
  44  */
  45 #define CONFIG_SYS_NS16550_SERIAL
  46 #ifndef CONFIG_DM_SERIAL
  47 #define CONFIG_SYS_NS16550_REG_SIZE     -4
  48 #endif
  49 #define CONFIG_SYS_NS16550_CLK          19660800
  50
  51 /* Init Stack Pointer */
  52 #define CONFIG_SYS_INIT_SP_ADDR         (CONFIG_SYS_SDRAM_BASE + 0x1000000 - \
  53                                         GENERATED_GBL_DATA_SIZE)
  54
  55 /* support JEDEC */
  56 #define PHYS_FLASH_1                    0x88000000      /* BANK 0 */
  57 #define CONFIG_SYS_FLASH_BASE           PHYS_FLASH_1
  58 #define CONFIG_SYS_FLASH_BANKS_LIST     { PHYS_FLASH_1, }
  59
  60 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* TO for Flash Erase (ms) */
  61 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* TO for Flash Write (ms) */
  62
  63 /* max number of memory banks */
  64 /*
  65  * There are 4 banks supported for this Controller,
  66  * but we have only 1 bank connected to flash on board
  67 */
  68 #define CONFIG_SYS_FLASH_BANKS_SIZES {0x4000000}
  69
  70 /* max number of sectors on one chip */
  71 #define CONFIG_FLASH_SECTOR_SIZE        (0x10000*2)
  72 #define CONFIG_SYS_MAX_FLASH_SECT       512
  73
  74 /* environments */
  75
  76 /* SPI FLASH */
  77
  78 /*
  79  * For booting Linux, the board info and command line data
  80  * have to be in the first 16 MB of memory, since this is
  81  * the maximum mapped by the Linux kernel during initialization.
  82  */
  83
  84 /* Initial Memory map for Linux*/
  85 #define CONFIG_SYS_BOOTMAPSZ    (64 << 20)
  86 /* Increase max gunzip size */
  87 #define CONFIG_SYS_BOOTM_LEN    (64 << 20)
  88
  89 /* Support autoboot from RAM (kernel image is loaded via debug port) */
  90 #define KERNEL_IMAGE_ADDR       "0x2000000 "
  91 #define BOOTENV_DEV_NAME_RAM(devtypeu, devtypel, instance) \
  92         "ram "
  93 #define BOOTENV_DEV_RAM(devtypeu, devtypel, instance) \
  94         "bootcmd_ram=" \
  95         "booti " \
  96         KERNEL_IMAGE_ADDR \
  97         "- $fdtcontroladdr\0"
  98
  99 /* When we use RAM as ENV */
 100
 101 /* Enable distro boot */
 102 #define BOOT_TARGET_DEVICES(func) \
 103         func(MMC, mmc, 0) \
 104         func(DHCP, dhcp, na) \
 105         func(RAM, ram, na)
 106 #include <config_distro_bootcmd.h>
 107
 108 #define CONFIG_EXTRA_ENV_SETTINGS       \
 109                                 "kernel_addr_r=0x00080000\0" \
 110                                 "pxefile_addr_r=0x01f00000\0" \
 111                                 "scriptaddr=0x01f00000\0" \
 112                                 "fdt_addr_r=0x02000000\0" \
 113                                 "ramdisk_addr_r=0x02800000\0" \
 114                                 BOOTENV
 115
 116 #endif /* __CONFIG_H */