include/configs/MPC8560ADS.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright 2004, 2011 Freescale Semiconductor.
   4  * (C) Copyright 2002,2003 Motorola,Inc.
   5  * Xianghua Xiao <X.Xiao@motorola.com>
   6  */
   7
   8 /*
   9  * mpc8560ads board configuration file
  10  *
  11  * Please refer to doc/README.mpc85xx for more info.
  12  *
  13  * Make sure you change the MAC address and other network params first,
  14  * search for CONFIG_SERVERIP, etc. in this file.
  15  */
  16
  17 #ifndef __CONFIG_H
  18 #define __CONFIG_H
  19
  20 #include <linux/delay.h>
  21
  22 /* High Level Configuration Options */
  23 #define CONFIG_CPM2             1       /* has CPM2 */
  24
  25 /*
  26  * default CCARBAR is at 0xff700000
  27  * assume U-Boot is less than 0.5MB
  28  */
  29
  30 #define CONFIG_PCI_INDIRECT_BRIDGE
  31 #define CONFIG_SYS_PCI_64BIT    1       /* enable 64-bit PCI resources */
  32 #define CONFIG_RESET_PHY_R      1       /* Call reset_phy() */
  33
  34 /*
  35  * sysclk for MPC85xx
  36  *
  37  * Two valid values are:
  38  *    33000000
  39  *    66000000
  40  *
  41  * Most PCI cards are still 33Mhz, so in the presence of PCI, 33MHz
  42  * is likely the desired value here, so that is now the default.
  43  * The board, however, can run at 66MHz.  In any event, this value
  44  * must match the settings of some switches.  Details can be found
  45  * in the README.mpc85xxads.
  46  */
  47
  48 #ifndef CONFIG_SYS_CLK_FREQ
  49 #define CONFIG_SYS_CLK_FREQ     33000000
  50 #endif
  51
  52 /*
  53  * These can be toggled for performance analysis, otherwise use default.
  54  */
  55 #define CONFIG_L2_CACHE                 /* toggle L2 cache */
  56 #define CONFIG_BTB                      /* toggle branch predition */
  57
  58 #define CONFIG_SYS_INIT_DBCR DBCR_IDM           /* Enable Debug Exceptions */
  59
  60 #define CONFIG_SYS_CCSRBAR              0xe0000000
  61 #define CONFIG_SYS_CCSRBAR_PHYS_LOW     CONFIG_SYS_CCSRBAR
  62
  63 /* DDR Setup */
  64 #define CONFIG_SPD_EEPROM               /* Use SPD EEPROM for DDR setup*/
  65
  66 #define CONFIG_MEM_INIT_VALUE           0xDeadBeef
  67
  68 #define CONFIG_SYS_DDR_SDRAM_BASE       0x00000000      /* DDR is system memory*/
  69 #define CONFIG_SYS_SDRAM_BASE           CONFIG_SYS_DDR_SDRAM_BASE
  70
  71 #define CONFIG_DIMM_SLOTS_PER_CTLR      1
  72 #define CONFIG_CHIP_SELECTS_PER_CTRL    (2 * CONFIG_DIMM_SLOTS_PER_CTLR)
  73
  74 /* I2C addresses of SPD EEPROMs */
  75 #define SPD_EEPROM_ADDRESS      0x51    /* CTLR 0 DIMM 0 */
  76
  77 /* These are used when DDR doesn't use SPD.  */
  78 #define CONFIG_SYS_SDRAM_SIZE   128             /* DDR is 128MB */
  79 #define CONFIG_SYS_DDR_CS0_BNDS 0x00000007      /* 0-128MB */
  80 #define CONFIG_SYS_DDR_CS0_CONFIG       0x80000002
  81 #define CONFIG_SYS_DDR_TIMING_1 0x37344321
  82 #define CONFIG_SYS_DDR_TIMING_2 0x00000800      /* P9-45,may need tuning */
  83 #define CONFIG_SYS_DDR_CONTROL          0xc2000000      /* unbuffered,no DYN_PWR */
  84 #define CONFIG_SYS_DDR_MODE             0x00000062      /* DLL,normal,seq,4/2.5 */
  85 #define CONFIG_SYS_DDR_INTERVAL 0x05200100      /* autocharge,no open page */
  86
  87 /*
  88  * SDRAM on the Local Bus
  89  */
  90 #define CONFIG_SYS_LBC_SDRAM_BASE       0xf0000000      /* Localbus SDRAM */
  91 #define CONFIG_SYS_LBC_SDRAM_SIZE       64              /* LBC SDRAM is 64MB */
  92
  93 #define CONFIG_SYS_FLASH_BASE           0xff000000      /* start of FLASH 16M */
  94 #define CONFIG_SYS_BR0_PRELIM           0xff001801      /* port size 32bit */
  95
  96 #define CONFIG_SYS_OR0_PRELIM           0xff006ff7      /* 16MB Flash */
  97 #define CONFIG_SYS_MAX_FLASH_BANKS      1               /* number of banks */
  98 #define CONFIG_SYS_MAX_FLASH_SECT       64              /* sectors per device */
  99 #undef  CONFIG_SYS_FLASH_CHECKSUM
 100 #define CONFIG_SYS_FLASH_ERASE_TOUT     60000   /* Flash Erase Timeout (ms) */
 101 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Flash Write Timeout (ms) */
 102
 103 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE    /* start of monitor */
 104
 105 #if (CONFIG_SYS_MONITOR_BASE < CONFIG_SYS_FLASH_BASE)
 106 #define CONFIG_SYS_RAMBOOT
 107 #else
 108 #undef  CONFIG_SYS_RAMBOOT
 109 #endif
 110
 111 #define CONFIG_SYS_FLASH_EMPTY_INFO
 112
 113 /*
 114  * Local Bus Definitions
 115  */
 116
 117 /*
 118  * Base Register 2 and Option Register 2 configure SDRAM.
 119  * The SDRAM base address, CONFIG_SYS_LBC_SDRAM_BASE, is 0xf0000000.
 120  *
 121  * For BR2, need:
 122  *    Base address of 0xf0000000 = BR[0:16] = 1111 0000 0000 0000 0
 123  *    port-size = 32-bits = BR2[19:20] = 11
 124  *    no parity checking = BR2[21:22] = 00
 125  *    SDRAM for MSEL = BR2[24:26] = 011
 126  *    Valid = BR[31] = 1
 127  *
 128  * 0    4    8    12   16   20   24   28
 129  * 1111 0000 0000 0000 0001 1000 0110 0001 = f0001861
 130  *
 131  * FIXME: CONFIG_SYS_LBC_SDRAM_BASE should be masked and OR'ed into
 132  * FIXME: the top 17 bits of BR2.
 133  */
 134
 135 #define CONFIG_SYS_BR2_PRELIM           0xf0001861
 136
 137 /*
 138  * The SDRAM size in MB, CONFIG_SYS_LBC_SDRAM_SIZE, is 64.
 139  *
 140  * For OR2, need:
 141  *    64MB mask for AM, OR2[0:7] = 1111 1100
 142  *                 XAM, OR2[17:18] = 11
 143  *    9 columns OR2[19-21] = 010
 144  *    13 rows   OR2[23-25] = 100
 145  *    EAD set for extra time OR[31] = 1
 146  *
 147  * 0    4    8    12   16   20   24   28
 148  * 1111 1100 0000 0000 0110 1001 0000 0001 = fc006901
 149  */
 150
 151 #define CONFIG_SYS_OR2_PRELIM           0xfc006901
 152
 153 #define CONFIG_SYS_LBC_LCRR             0x00030004    /* LB clock ratio reg */
 154 #define CONFIG_SYS_LBC_LBCR             0x00000000    /* LB config reg */
 155 #define CONFIG_SYS_LBC_LSRT             0x20000000    /* LB sdram refresh timer */
 156 #define CONFIG_SYS_LBC_MRTPR            0x20000000    /* LB refresh timer prescal*/
 157
 158 #define CONFIG_SYS_LBC_LSDMR_COMMON     ( LSDMR_BSMA1516        \
 159                                 | LSDMR_RFCR5           \
 160                                 | LSDMR_PRETOACT3       \
 161                                 | LSDMR_ACTTORW3        \
 162                                 | LSDMR_BL8             \
 163                                 | LSDMR_WRC2            \
 164                                 | LSDMR_CL3             \
 165                                 | LSDMR_RFEN            \
 166                                 )
 167
 168 /*
 169  * SDRAM Controller configuration sequence.
 170  */
 171 #define CONFIG_SYS_LBC_LSDMR_1  (CONFIG_SYS_LBC_LSDMR_COMMON | LSDMR_OP_PCHALL)
 172 #define CONFIG_SYS_LBC_LSDMR_2  (CONFIG_SYS_LBC_LSDMR_COMMON | LSDMR_OP_ARFRSH)
 173 #define CONFIG_SYS_LBC_LSDMR_3  (CONFIG_SYS_LBC_LSDMR_COMMON | LSDMR_OP_ARFRSH)
 174 #define CONFIG_SYS_LBC_LSDMR_4  (CONFIG_SYS_LBC_LSDMR_COMMON | LSDMR_OP_MRW)
 175 #define CONFIG_SYS_LBC_LSDMR_5  (CONFIG_SYS_LBC_LSDMR_COMMON | LSDMR_OP_NORMAL)
 176
 177 /*
 178  * 32KB, 8-bit wide for ADS config reg
 179  */
 180 #define CONFIG_SYS_BR4_PRELIM          0xf8000801
 181 #define CONFIG_SYS_OR4_PRELIM           0xffffe1f1
 182 #define CONFIG_SYS_BCSR         (CONFIG_SYS_BR4_PRELIM & 0xffff8000)
 183
 184 #define CONFIG_SYS_INIT_RAM_LOCK        1
 185 #define CONFIG_SYS_INIT_RAM_ADDR        0xe4010000      /* Initial RAM address */
 186 #define CONFIG_SYS_INIT_RAM_SIZE        0x4000          /* Size of used area in RAM */
 187
 188 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
 189 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 190
 191 #define CONFIG_SYS_MONITOR_LEN          (256 * 1024)    /* Reserve 256 kB for Mon */
 192 #define CONFIG_SYS_MALLOC_LEN           (128 * 1024)    /* Reserved for malloc */
 193
 194 /* Serial Port */
 195 #define CONFIG_CONS_ON_SCC      /* define if console on SCC */
 196 #undef  CONFIG_CONS_NONE        /* define if console on something else */
 197
 198 #define CONFIG_SYS_BAUDRATE_TABLE  \
 199         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400,115200}
 200
 201 /*
 202  * I2C
 203  */
 204 #define CONFIG_SYS_I2C_NOPROBES         { {0, 0x69} }
 205
 206 /* RapidIO MMU */
 207 #define CONFIG_SYS_RIO_MEM_VIRT 0xc0000000      /* base address */
 208 #define CONFIG_SYS_RIO_MEM_BUS  0xc0000000      /* base address */
 209 #define CONFIG_SYS_RIO_MEM_PHYS 0xc0000000
 210 #define CONFIG_SYS_RIO_MEM_SIZE 0x20000000      /* 128M */
 211
 212 /*
 213  * General PCI
 214  * Memory space is mapped 1-1, but I/O space must start from 0.
 215  */
 216 #define CONFIG_SYS_PCI1_MEM_VIRT        0x80000000
 217 #define CONFIG_SYS_PCI1_MEM_BUS 0x80000000
 218 #define CONFIG_SYS_PCI1_MEM_PHYS        0x80000000
 219 #define CONFIG_SYS_PCI1_MEM_SIZE        0x20000000      /* 512M */
 220 #define CONFIG_SYS_PCI1_IO_VIRT 0xe2000000
 221 #define CONFIG_SYS_PCI1_IO_BUS  0x00000000
 222 #define CONFIG_SYS_PCI1_IO_PHYS 0xe2000000
 223 #define CONFIG_SYS_PCI1_IO_SIZE 0x100000        /* 1M */
 224
 225 #if defined(CONFIG_PCI)
 226
 227 #if !defined(CONFIG_PCI_PNP)
 228     #define PCI_ENET0_IOADDR    0xe0000000
 229     #define PCI_ENET0_MEMADDR   0xe0000000
 230     #define PCI_IDSEL_NUMBER    0x0c    /* slot0->3(IDSEL)=12->15 */
 231 #endif
 232
 233 #undef CONFIG_PCI_SCAN_SHOW             /* show pci devices on startup */
 234
 235 #endif  /* CONFIG_PCI */
 236
 237 #ifdef CONFIG_TSEC_ENET
 238
 239 #define CONFIG_TSEC1    1
 240 #define CONFIG_TSEC1_NAME       "TSEC0"
 241 #define CONFIG_TSEC2    1
 242 #define CONFIG_TSEC2_NAME       "TSEC1"
 243 #define TSEC1_PHY_ADDR          0
 244 #define TSEC2_PHY_ADDR          1
 245 #define TSEC1_PHYIDX            0
 246 #define TSEC2_PHYIDX            0
 247 #define TSEC1_FLAGS             TSEC_GIGABIT
 248 #define TSEC2_FLAGS             TSEC_GIGABIT
 249
 250 /* Options are: TSEC[0-1] */
 251 #define CONFIG_ETHPRIME         "TSEC0"
 252
 253 #endif /* CONFIG_TSEC_ENET */
 254
 255 /*
 256  * Environment
 257  */
 258
 259 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download */
 260 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change */
 261
 262 /*
 263  * BOOTP options
 264  */
 265 #define CONFIG_BOOTP_BOOTFILESIZE
 266
 267 #undef CONFIG_WATCHDOG                  /* watchdog disabled */
 268
 269 /*
 270  * Miscellaneous configurable options
 271  */
 272 #define CONFIG_SYS_LOAD_ADDR    0x1000000       /* default load address */
 273
 274 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size */
 275
 276 /*
 277  * For booting Linux, the board info and command line data
 278  * have to be in the first 64 MB of memory, since this is
 279  * the maximum mapped by the Linux kernel during initialization.
 280  */
 281 #define CONFIG_SYS_BOOTMAPSZ    (64 << 20)      /* Initial Memory map for Linux*/
 282 #define CONFIG_SYS_BOOTM_LEN    (64 << 20)      /* Increase max gunzip size */
 283
 284 #if defined(CONFIG_CMD_KGDB)
 285 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
 286 #endif
 287
 288 /*
 289  * Environment Configuration
 290  */
 291 #if defined(CONFIG_TSEC_ENET)
 292 #define CONFIG_HAS_ETH0
 293 #define CONFIG_HAS_ETH1
 294 #define CONFIG_HAS_ETH2
 295 #define CONFIG_HAS_ETH3
 296 #endif
 297
 298 #define CONFIG_IPADDR    192.168.1.253
 299
 300 #define CONFIG_HOSTNAME         "unknown"
 301 #define CONFIG_ROOTPATH         "/nfsroot"
 302 #define CONFIG_BOOTFILE         "your.uImage"
 303
 304 #define CONFIG_SERVERIP  192.168.1.1
 305 #define CONFIG_GATEWAYIP 192.168.1.1
 306 #define CONFIG_NETMASK   255.255.255.0
 307
 308 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 309         "netdev=eth0\0"                                                 \
 310         "consoledev=ttyCPM\0"                                           \
 311         "ramdiskaddr=1000000\0"                                         \
 312         "ramdiskfile=your.ramdisk.u-boot\0"                             \
 313         "fdtaddr=400000\0"                                              \
 314         "fdtfile=mpc8560ads.dtb\0"
 315
 316 #define NFSBOOTCOMMAND                                          \
 317         "setenv bootargs root=/dev/nfs rw "                             \
 318                 "nfsroot=$serverip:$rootpath "                          \
 319                 "ip=$ipaddr:$serverip:$gatewayip:$netmask:$hostname:$netdev:off " \
 320                 "console=$consoledev,$baudrate $othbootargs;"           \
 321         "tftp $loadaddr $bootfile;"                                     \
 322         "tftp $fdtaddr $fdtfile;"                                       \
 323         "bootm $loadaddr - $fdtaddr"
 324
 325 #define RAMBOOTCOMMAND \
 326         "setenv bootargs root=/dev/ram rw "                             \
 327                 "console=$consoledev,$baudrate $othbootargs;"           \
 328         "tftp $ramdiskaddr $ramdiskfile;"                               \
 329         "tftp $loadaddr $bootfile;"                                     \
 330         "tftp $fdtaddr $fdtfile;"                                       \
 331         "bootm $loadaddr $ramdiskaddr $fdtaddr"
 332
 333 #define CONFIG_BOOTCOMMAND  NFSBOOTCOMMAND
 334
 335 #endif  /* __CONFIG_H */