include/configs/M5329EVB.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Configuation settings for the Freescale MCF5329 FireEngine board.
   4  *
   5  * Copyright (C) 2004-2007 Freescale Semiconductor, Inc.
   6  * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
   7  */
   8
   9 /*
  10  * board/config.h - configuration options, board specific
  11  */
  12
  13 #ifndef _M5329EVB_H
  14 #define _M5329EVB_H
  15
  16 /*
  17  * High Level Configuration Options
  18  * (easy to change)
  19  */
  20
  21 #define CONFIG_SYS_UART_PORT            (0)
  22
  23 #define CONFIG_WATCHDOG_TIMEOUT 5000    /* timeout in milliseconds, max timeout is 6.71sec */
  24
  25 #define CONFIG_SYS_UNIFY_CACHE
  26
  27 #ifdef CONFIG_MCFFEC
  28 #       define CONFIG_MII_INIT          1
  29 #       define CONFIG_SYS_DISCOVER_PHY
  30 #       define CONFIG_SYS_RX_ETH_BUFFER 8
  31 #       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
  32 /* If CONFIG_SYS_DISCOVER_PHY is not defined - hardcoded */
  33 #       ifndef CONFIG_SYS_DISCOVER_PHY
  34 #               define FECDUPLEX        FULL
  35 #               define FECSPEED         _100BASET
  36 #       else
  37 #               ifndef CONFIG_SYS_FAULT_ECHO_LINK_DOWN
  38 #                       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
  39 #               endif
  40 #       endif                   /* CONFIG_SYS_DISCOVER_PHY */
  41 #endif
  42
  43 #define CONFIG_MCFRTC
  44 #undef RTC_DEBUG
  45
  46 /* Timer */
  47 #define CONFIG_MCFTMR
  48
  49 /* I2C */
  50 #define CONFIG_SYS_IMMR         CONFIG_SYS_MBAR
  51
  52 #define CONFIG_UDP_CHECKSUM
  53
  54 #ifdef CONFIG_MCFFEC
  55 #       define CONFIG_IPADDR    192.162.1.2
  56 #       define CONFIG_NETMASK   255.255.255.0
  57 #       define CONFIG_SERVERIP  192.162.1.1
  58 #       define CONFIG_GATEWAYIP 192.162.1.1
  59 #endif                          /* FEC_ENET */
  60
  61 #define CONFIG_HOSTNAME         "M5329EVB"
  62 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
  63         "netdev=eth0\0"                 \
  64         "loadaddr=40010000\0"   \
  65         "u-boot=u-boot.bin\0"   \
  66         "load=tftp ${loadaddr) ${u-boot}\0"     \
  67         "upd=run load; run prog\0"      \
  68         "prog=prot off 0 3ffff;"        \
  69         "era 0 3ffff;"  \
  70         "cp.b ${loadaddr} 0 ${filesize};"       \
  71         "save\0"        \
  72         ""
  73
  74 #define CONFIG_PRAM             512     /* 512 KB */
  75
  76 #define CONFIG_SYS_CLK                  80000000
  77 #define CONFIG_SYS_CPU_CLK              CONFIG_SYS_CLK * 3
  78
  79 #define CONFIG_SYS_MBAR         0xFC000000
  80
  81 #define CONFIG_SYS_LATCH_ADDR           (CONFIG_SYS_CS1_BASE + 0x80000)
  82
  83 /*
  84  * Low Level Configuration Settings
  85  * (address mappings, register initial values, etc.)
  86  * You should know what you are doing if you make changes here.
  87  */
  88 /*-----------------------------------------------------------------------
  89  * Definitions for initial stack pointer and data area (in DPRAM)
  90  */
  91 #define CONFIG_SYS_INIT_RAM_ADDR        0x80000000
  92 #define CONFIG_SYS_INIT_RAM_SIZE        0x8000  /* Size of used area in internal SRAM */
  93 #define CONFIG_SYS_INIT_RAM_CTRL        0x221
  94 #define CONFIG_SYS_GBL_DATA_OFFSET      ((CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE) - 0x10)
  95 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
  96
  97 /*-----------------------------------------------------------------------
  98  * Start addresses for the final memory configuration
  99  * (Set up by the startup code)
 100  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 101  */
 102 #define CONFIG_SYS_SDRAM_BASE           0x40000000
 103 #define CONFIG_SYS_SDRAM_SIZE           32      /* SDRAM size in MB */
 104 #define CONFIG_SYS_SDRAM_CFG1           0x53722730
 105 #define CONFIG_SYS_SDRAM_CFG2           0x56670000
 106 #define CONFIG_SYS_SDRAM_CTRL           0xE1092000
 107 #define CONFIG_SYS_SDRAM_EMOD           0x40010000
 108 #define CONFIG_SYS_SDRAM_MODE           0x018D0000
 109
 110 #define CONFIG_SYS_MONITOR_BASE (CONFIG_SYS_FLASH_BASE + 0x400)
 111 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor */
 112
 113 #define CONFIG_SYS_BOOTPARAMS_LEN       64*1024
 114
 115 /*
 116  * For booting Linux, the board info and command line data
 117  * have to be in the first 8 MB of memory, since this is
 118  * the maximum mapped by the Linux kernel during initialization ??
 119  */
 120 #define CONFIG_SYS_BOOTMAPSZ            (CONFIG_SYS_SDRAM_BASE + (CONFIG_SYS_SDRAM_SIZE << 20))
 121 #define CONFIG_SYS_BOOTM_LEN            (CONFIG_SYS_SDRAM_SIZE << 20)
 122
 123 /*-----------------------------------------------------------------------
 124  * FLASH organization
 125  */
 126 #ifdef CONFIG_SYS_FLASH_CFI
 127 #       define CONFIG_SYS_FLASH_SIZE            0x800000        /* Max size that the board might have */
 128 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_16BIT
 129 #       define CONFIG_SYS_MAX_FLASH_BANKS       1       /* max number of memory banks */
 130 #       define CONFIG_SYS_MAX_FLASH_SECT        137     /* max number of sectors on one chip */
 131 #endif
 132
 133 #ifdef CONFIG_NANDFLASH_SIZE
 134 #       define CONFIG_SYS_MAX_NAND_DEVICE       1
 135 #       define CONFIG_SYS_NAND_BASE             CONFIG_SYS_CS2_BASE
 136 #       define CONFIG_SYS_NAND_SIZE             1
 137 #       define CONFIG_SYS_NAND_BASE_LIST        { CONFIG_SYS_NAND_BASE }
 138 #       define NAND_ALLOW_ERASE_ALL     1
 139 #       define CONFIG_JFFS2_NAND        1
 140 #       define CONFIG_JFFS2_DEV         "nand0"
 141 #       define CONFIG_JFFS2_PART_SIZE   (CONFIG_SYS_CS2_MASK & ~1)
 142 #       define CONFIG_JFFS2_PART_OFFSET 0x00000000
 143 #endif
 144
 145 #define CONFIG_SYS_FLASH_BASE           CONFIG_SYS_CS0_BASE
 146
 147 /* Configuration for environment
 148  * Environment is embedded in u-boot in the second sector of the flash
 149  */
 150
 151 #define LDS_BOARD_TEXT \
 152         . = DEFINED(env_offset) ? env_offset : .; \
 153         env/embedded.o(.text*);
 154
 155 /*-----------------------------------------------------------------------
 156  * Cache Configuration
 157  */
 158
 159 #define ICACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
 160                                          CONFIG_SYS_INIT_RAM_SIZE - 8)
 161 #define DCACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
 162                                          CONFIG_SYS_INIT_RAM_SIZE - 4)
 163 #define CONFIG_SYS_ICACHE_INV           (CF_CACR_CINVA)
 164 #define CONFIG_SYS_CACHE_ACR0           (CONFIG_SYS_SDRAM_BASE | \
 165                                          CF_ADDRMASK(CONFIG_SYS_SDRAM_SIZE) | \
 166                                          CF_ACR_EN | CF_ACR_SM_ALL)
 167 #define CONFIG_SYS_CACHE_ICACR          (CF_CACR_EC | CF_CACR_CINVA | \
 168                                          CF_CACR_DCM_P)
 169
 170 /*-----------------------------------------------------------------------
 171  * Chipselect bank definitions
 172  */
 173 /*
 174  * CS0 - NOR Flash 1, 2, 4, or 8MB
 175  * CS1 - CompactFlash and registers
 176  * CS2 - NAND Flash 16, 32, or 64MB
 177  * CS3 - Available
 178  * CS4 - Available
 179  * CS5 - Available
 180  */
 181 #define CONFIG_SYS_CS0_BASE             0
 182 #define CONFIG_SYS_CS0_MASK             0x007f0001
 183 #define CONFIG_SYS_CS0_CTRL             0x00001fa0
 184
 185 #define CONFIG_SYS_CS1_BASE             0x10000000
 186 #define CONFIG_SYS_CS1_MASK             0x001f0001
 187 #define CONFIG_SYS_CS1_CTRL             0x002A3780
 188
 189 #ifdef CONFIG_NANDFLASH_SIZE
 190 #define CONFIG_SYS_CS2_BASE             0x20000000
 191 #define CONFIG_SYS_CS2_MASK             ((CONFIG_NANDFLASH_SIZE << 20) | 1)
 192 #define CONFIG_SYS_CS2_CTRL             0x00001f60
 193 #endif
 194
 195 #endif                          /* _M5329EVB_H */