include/configs/M5235EVB.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Configuation settings for the Freescale MCF5329 FireEngine board.
   4  *
   5  * Copyright (C) 2004-2007 Freescale Semiconductor, Inc.
   6  * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
   7  */
   8
   9 /*
  10  * board/config.h - configuration options, board specific
  11  */
  12
  13 #ifndef _M5235EVB_H
  14 #define _M5235EVB_H
  15
  16 /*
  17  * High Level Configuration Options
  18  * (easy to change)
  19  */
  20
  21 #define CONFIG_MCFUART
  22 #define CONFIG_SYS_UART_PORT            (0)
  23
  24 #undef CONFIG_WATCHDOG
  25 #define CONFIG_WATCHDOG_TIMEOUT 5000    /* timeout in milliseconds, max timeout is 6.71sec */
  26
  27 /*
  28  * BOOTP options
  29  */
  30 #define CONFIG_BOOTP_BOOTFILESIZE
  31
  32 #ifdef CONFIG_MCFFEC
  33 #       define CONFIG_MII_INIT          1
  34 #       define CONFIG_SYS_DISCOVER_PHY
  35 #       define CONFIG_SYS_RX_ETH_BUFFER 8
  36 #       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
  37 /* If CONFIG_SYS_DISCOVER_PHY is not defined - hardcoded */
  38 #       ifndef CONFIG_SYS_DISCOVER_PHY
  39 #               define FECDUPLEX        FULL
  40 #               define FECSPEED         _100BASET
  41 #       else
  42 #               ifndef CONFIG_SYS_FAULT_ECHO_LINK_DOWN
  43 #                       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
  44 #               endif
  45 #       endif                   /* CONFIG_SYS_DISCOVER_PHY */
  46 #endif
  47
  48 /* Timer */
  49 #define CONFIG_MCFTMR
  50
  51 /* I2C */
  52 #define CONFIG_SYS_i2C_FSL
  53 #define CONFIG_SYS_FSL_I2C_SPEED        80000
  54 #define CONFIG_SYS_FSL_I2C_SLAVE        0x7F
  55 #define CONFIG_SYS_FSL_I2C_OFFSET       0x00000300
  56 #define CONFIG_SYS_IMMR         CONFIG_SYS_MBAR
  57 #define CONFIG_SYS_I2C_PINMUX_REG       (gpio->par_qspi)
  58 #define CONFIG_SYS_I2C_PINMUX_CLR       ~(GPIO_PAR_FECI2C_SCL_MASK | GPIO_PAR_FECI2C_SDA_MASK)
  59 #define CONFIG_SYS_I2C_PINMUX_SET       (GPIO_PAR_FECI2C_SCL_I2CSCL | GPIO_PAR_FECI2C_SDA_I2CSDA)
  60
  61 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
  62 #define CONFIG_BOOTFILE         "u-boot.bin"
  63 #ifdef CONFIG_MCFFEC
  64 #       define CONFIG_IPADDR    192.162.1.2
  65 #       define CONFIG_NETMASK   255.255.255.0
  66 #       define CONFIG_SERVERIP  192.162.1.1
  67 #       define CONFIG_GATEWAYIP 192.162.1.1
  68 #endif                          /* FEC_ENET */
  69
  70 #define CONFIG_HOSTNAME         "M5235EVB"
  71 #define CONFIG_EXTRA_ENV_SETTINGS               \
  72         "netdev=eth0\0"                         \
  73         "loadaddr=10000\0"                      \
  74         "u-boot=u-boot.bin\0"                   \
  75         "load=tftp ${loadaddr) ${u-boot}\0"     \
  76         "upd=run load; run prog\0"              \
  77         "prog=prot off ffe00000 ffe3ffff;"      \
  78         "era ffe00000 ffe3ffff;"                \
  79         "cp.b ${loadaddr} ffe00000 ${filesize};"\
  80         "save\0"                                \
  81         ""
  82
  83 #define CONFIG_PRAM             512     /* 512 KB */
  84
  85 #define CONFIG_SYS_LOAD_ADDR            (CONFIG_SYS_SDRAM_BASE+0x20000)
  86
  87 #define CONFIG_SYS_CLK                  75000000
  88 #define CONFIG_SYS_CPU_CLK              CONFIG_SYS_CLK * 2
  89
  90 #define CONFIG_SYS_MBAR         0x40000000
  91
  92 /*
  93  * Low Level Configuration Settings
  94  * (address mappings, register initial values, etc.)
  95  * You should know what you are doing if you make changes here.
  96  */
  97 /*-----------------------------------------------------------------------
  98  * Definitions for initial stack pointer and data area (in DPRAM)
  99  */
 100 #define CONFIG_SYS_INIT_RAM_ADDR        0x20000000
 101 #define CONFIG_SYS_INIT_RAM_SIZE        0x10000 /* Size of used area in internal SRAM */
 102 #define CONFIG_SYS_INIT_RAM_CTRL        0x21
 103 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE - 0x10)
 104 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 105
 106 /*-----------------------------------------------------------------------
 107  * Start addresses for the final memory configuration
 108  * (Set up by the startup code)
 109  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 110  */
 111 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 112 #define CONFIG_SYS_SDRAM_SIZE           16      /* SDRAM size in MB */
 113
 114 #define CONFIG_SYS_MONITOR_BASE (CONFIG_SYS_FLASH_BASE + 0x400)
 115 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor */
 116
 117 #define CONFIG_SYS_BOOTPARAMS_LEN       64*1024
 118 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 kB for malloc() */
 119
 120 /*
 121  * For booting Linux, the board info and command line data
 122  * have to be in the first 8 MB of memory, since this is
 123  * the maximum mapped by the Linux kernel during initialization ??
 124  */
 125 /* Initial Memory map for Linux */
 126 #define CONFIG_SYS_BOOTMAPSZ            (CONFIG_SYS_SDRAM_BASE + (CONFIG_SYS_SDRAM_SIZE << 20))
 127 #define CONFIG_SYS_BOOTM_LEN            (CONFIG_SYS_SDRAM_SIZE << 20)
 128
 129 /*-----------------------------------------------------------------------
 130  * FLASH organization
 131  */
 132 #ifdef CONFIG_SYS_FLASH_CFI
 133 #       define CONFIG_SYS_FLASH_SIZE            0x800000        /* Max size that the board might have */
 134 #ifdef NORFLASH_PS32BIT
 135 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_32BIT
 136 #else
 137 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_16BIT
 138 #endif
 139 #       define CONFIG_SYS_MAX_FLASH_BANKS       1       /* max number of memory banks */
 140 #       define CONFIG_SYS_MAX_FLASH_SECT        137     /* max number of sectors on one chip */
 141 #endif
 142
 143 #define CONFIG_SYS_FLASH_BASE           (CONFIG_SYS_CS0_BASE)
 144
 145 /* Configuration for environment
 146  * Environment is embedded in u-boot in the second sector of the flash
 147  */
 148
 149 #define LDS_BOARD_TEXT \
 150         . = DEFINED(env_offset) ? env_offset : .; \
 151         env/embedded.o(.text);
 152
 153 /*-----------------------------------------------------------------------
 154  * Cache Configuration
 155  */
 156 #define CONFIG_SYS_CACHELINE_SIZE       16
 157
 158 #define ICACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
 159                                          CONFIG_SYS_INIT_RAM_SIZE - 8)
 160 #define DCACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
 161                                          CONFIG_SYS_INIT_RAM_SIZE - 4)
 162 #define CONFIG_SYS_ICACHE_INV           (CF_CACR_CINV)
 163 #define CONFIG_SYS_CACHE_ACR0           (CONFIG_SYS_SDRAM_BASE | \
 164                                          CF_ADDRMASK(CONFIG_SYS_SDRAM_SIZE) | \
 165                                          CF_ACR_EN | CF_ACR_SM_ALL)
 166 #define CONFIG_SYS_CACHE_ICACR          (CF_CACR_CENB | CF_CACR_DISD | \
 167                                          CF_CACR_CEIB | CF_CACR_DCM | \
 168                                          CF_CACR_EUSP)
 169
 170 /*-----------------------------------------------------------------------
 171  * Chipselect bank definitions
 172  */
 173 /*
 174  * CS0 - NOR Flash 1, 2, 4, or 8MB
 175  * CS1 - Available
 176  * CS2 - Available
 177  * CS3 - Available
 178  * CS4 - Available
 179  * CS5 - Available
 180  * CS6 - Available
 181  * CS7 - Available
 182  */
 183 #ifdef NORFLASH_PS32BIT
 184 #       define CONFIG_SYS_CS0_BASE      0xFFC00000
 185 #       define CONFIG_SYS_CS0_MASK      0x003f0001
 186 #       define CONFIG_SYS_CS0_CTRL      0x00001D00
 187 #else
 188 #       define CONFIG_SYS_CS0_BASE      0xFFE00000
 189 #       define CONFIG_SYS_CS0_MASK      0x001f0001
 190 #       define CONFIG_SYS_CS0_CTRL      0x00001D80
 191 #endif
 192
 193 #endif                          /* _M5329EVB_H */