include/configs/M5235EVB.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Configuation settings for the Freescale MCF5329 FireEngine board.
   4  *
   5  * Copyright (C) 2004-2007 Freescale Semiconductor, Inc.
   6  * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
   7  */
   8
   9 /*
  10  * board/config.h - configuration options, board specific
  11  */
  12
  13 #ifndef _M5235EVB_H
  14 #define _M5235EVB_H
  15
  16 /*
  17  * High Level Configuration Options
  18  * (easy to change)
  19  */
  20
  21 #define CONFIG_MCFUART
  22 #define CONFIG_SYS_UART_PORT            (0)
  23
  24 #undef CONFIG_WATCHDOG
  25 #define CONFIG_WATCHDOG_TIMEOUT 5000    /* timeout in milliseconds, max timeout is 6.71sec */
  26
  27 /*
  28  * BOOTP options
  29  */
  30 #define CONFIG_BOOTP_BOOTFILESIZE
  31
  32 #ifdef CONFIG_MCFFEC
  33 #       define CONFIG_MII_INIT          1
  34 #       define CONFIG_SYS_DISCOVER_PHY
  35 #       define CONFIG_SYS_RX_ETH_BUFFER 8
  36 #       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
  37 /* If CONFIG_SYS_DISCOVER_PHY is not defined - hardcoded */
  38 #       ifndef CONFIG_SYS_DISCOVER_PHY
  39 #               define FECDUPLEX        FULL
  40 #               define FECSPEED         _100BASET
  41 #       else
  42 #               ifndef CONFIG_SYS_FAULT_ECHO_LINK_DOWN
  43 #                       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
  44 #               endif
  45 #       endif                   /* CONFIG_SYS_DISCOVER_PHY */
  46 #endif
  47
  48 /* Timer */
  49 #define CONFIG_MCFTMR
  50
  51 /* I2C */
  52 #define CONFIG_SYS_IMMR         CONFIG_SYS_MBAR
  53 #define CONFIG_SYS_I2C_PINMUX_REG       (gpio->par_qspi)
  54 #define CONFIG_SYS_I2C_PINMUX_CLR       ~(GPIO_PAR_FECI2C_SCL_MASK | GPIO_PAR_FECI2C_SDA_MASK)
  55 #define CONFIG_SYS_I2C_PINMUX_SET       (GPIO_PAR_FECI2C_SCL_I2CSCL | GPIO_PAR_FECI2C_SDA_I2CSDA)
  56
  57 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
  58 #define CONFIG_BOOTFILE         "u-boot.bin"
  59 #ifdef CONFIG_MCFFEC
  60 #       define CONFIG_IPADDR    192.162.1.2
  61 #       define CONFIG_NETMASK   255.255.255.0
  62 #       define CONFIG_SERVERIP  192.162.1.1
  63 #       define CONFIG_GATEWAYIP 192.162.1.1
  64 #endif                          /* FEC_ENET */
  65
  66 #define CONFIG_HOSTNAME         "M5235EVB"
  67 #define CONFIG_EXTRA_ENV_SETTINGS               \
  68         "netdev=eth0\0"                         \
  69         "loadaddr=10000\0"                      \
  70         "u-boot=u-boot.bin\0"                   \
  71         "load=tftp ${loadaddr) ${u-boot}\0"     \
  72         "upd=run load; run prog\0"              \
  73         "prog=prot off ffe00000 ffe3ffff;"      \
  74         "era ffe00000 ffe3ffff;"                \
  75         "cp.b ${loadaddr} ffe00000 ${filesize};"\
  76         "save\0"                                \
  77         ""
  78
  79 #define CONFIG_PRAM             512     /* 512 KB */
  80
  81 #define CONFIG_SYS_LOAD_ADDR            (CONFIG_SYS_SDRAM_BASE+0x20000)
  82
  83 #define CONFIG_SYS_CLK                  75000000
  84 #define CONFIG_SYS_CPU_CLK              CONFIG_SYS_CLK * 2
  85
  86 #define CONFIG_SYS_MBAR         0x40000000
  87
  88 /*
  89  * Low Level Configuration Settings
  90  * (address mappings, register initial values, etc.)
  91  * You should know what you are doing if you make changes here.
  92  */
  93 /*-----------------------------------------------------------------------
  94  * Definitions for initial stack pointer and data area (in DPRAM)
  95  */
  96 #define CONFIG_SYS_INIT_RAM_ADDR        0x20000000
  97 #define CONFIG_SYS_INIT_RAM_SIZE        0x10000 /* Size of used area in internal SRAM */
  98 #define CONFIG_SYS_INIT_RAM_CTRL        0x21
  99 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE - 0x10)
 100 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 101
 102 /*-----------------------------------------------------------------------
 103  * Start addresses for the final memory configuration
 104  * (Set up by the startup code)
 105  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 106  */
 107 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 108 #define CONFIG_SYS_SDRAM_SIZE           16      /* SDRAM size in MB */
 109
 110 #define CONFIG_SYS_MONITOR_BASE (CONFIG_SYS_FLASH_BASE + 0x400)
 111 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor */
 112
 113 #define CONFIG_SYS_BOOTPARAMS_LEN       64*1024
 114 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 kB for malloc() */
 115
 116 /*
 117  * For booting Linux, the board info and command line data
 118  * have to be in the first 8 MB of memory, since this is
 119  * the maximum mapped by the Linux kernel during initialization ??
 120  */
 121 /* Initial Memory map for Linux */
 122 #define CONFIG_SYS_BOOTMAPSZ            (CONFIG_SYS_SDRAM_BASE + (CONFIG_SYS_SDRAM_SIZE << 20))
 123 #define CONFIG_SYS_BOOTM_LEN            (CONFIG_SYS_SDRAM_SIZE << 20)
 124
 125 /*-----------------------------------------------------------------------
 126  * FLASH organization
 127  */
 128 #ifdef CONFIG_SYS_FLASH_CFI
 129 #       define CONFIG_SYS_FLASH_SIZE            0x800000        /* Max size that the board might have */
 130 #ifdef NORFLASH_PS32BIT
 131 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_32BIT
 132 #else
 133 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_16BIT
 134 #endif
 135 #       define CONFIG_SYS_MAX_FLASH_BANKS       1       /* max number of memory banks */
 136 #       define CONFIG_SYS_MAX_FLASH_SECT        137     /* max number of sectors on one chip */
 137 #endif
 138
 139 #define CONFIG_SYS_FLASH_BASE           (CONFIG_SYS_CS0_BASE)
 140
 141 /* Configuration for environment
 142  * Environment is embedded in u-boot in the second sector of the flash
 143  */
 144
 145 #define LDS_BOARD_TEXT \
 146         . = DEFINED(env_offset) ? env_offset : .; \
 147         env/embedded.o(.text);
 148
 149 /*-----------------------------------------------------------------------
 150  * Cache Configuration
 151  */
 152 #define CONFIG_SYS_CACHELINE_SIZE       16
 153
 154 #define ICACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
 155                                          CONFIG_SYS_INIT_RAM_SIZE - 8)
 156 #define DCACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
 157                                          CONFIG_SYS_INIT_RAM_SIZE - 4)
 158 #define CONFIG_SYS_ICACHE_INV           (CF_CACR_CINV)
 159 #define CONFIG_SYS_CACHE_ACR0           (CONFIG_SYS_SDRAM_BASE | \
 160                                          CF_ADDRMASK(CONFIG_SYS_SDRAM_SIZE) | \
 161                                          CF_ACR_EN | CF_ACR_SM_ALL)
 162 #define CONFIG_SYS_CACHE_ICACR          (CF_CACR_CENB | CF_CACR_DISD | \
 163                                          CF_CACR_CEIB | CF_CACR_DCM | \
 164                                          CF_CACR_EUSP)
 165
 166 /*-----------------------------------------------------------------------
 167  * Chipselect bank definitions
 168  */
 169 /*
 170  * CS0 - NOR Flash 1, 2, 4, or 8MB
 171  * CS1 - Available
 172  * CS2 - Available
 173  * CS3 - Available
 174  * CS4 - Available
 175  * CS5 - Available
 176  * CS6 - Available
 177  * CS7 - Available
 178  */
 179 #ifdef NORFLASH_PS32BIT
 180 #       define CONFIG_SYS_CS0_BASE      0xFFC00000
 181 #       define CONFIG_SYS_CS0_MASK      0x003f0001
 182 #       define CONFIG_SYS_CS0_CTRL      0x00001D00
 183 #else
 184 #       define CONFIG_SYS_CS0_BASE      0xFFE00000
 185 #       define CONFIG_SYS_CS0_MASK      0x001f0001
 186 #       define CONFIG_SYS_CS0_CTRL      0x00001D80
 187 #endif
 188
 189 #endif                          /* _M5329EVB_H */