include/configs/M5235EVB.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Configuation settings for the Freescale MCF5329 FireEngine board.
   4  *
   5  * Copyright (C) 2004-2007 Freescale Semiconductor, Inc.
   6  * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
   7  */
   8
   9 /*
  10  * board/config.h - configuration options, board specific
  11  */
  12
  13 #ifndef _M5235EVB_H
  14 #define _M5235EVB_H
  15
  16 /*
  17  * High Level Configuration Options
  18  * (easy to change)
  19  */
  20
  21 #define CONFIG_SYS_UART_PORT            (0)
  22
  23 #define CONFIG_WATCHDOG_TIMEOUT 5000    /* timeout in milliseconds, max timeout is 6.71sec */
  24
  25 /*
  26  * BOOTP options
  27  */
  28 #define CONFIG_BOOTP_BOOTFILESIZE
  29
  30 #ifdef CONFIG_MCFFEC
  31 #       define CONFIG_MII_INIT          1
  32 #       define CONFIG_SYS_DISCOVER_PHY
  33 #       define CONFIG_SYS_RX_ETH_BUFFER 8
  34 #       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
  35 /* If CONFIG_SYS_DISCOVER_PHY is not defined - hardcoded */
  36 #       ifndef CONFIG_SYS_DISCOVER_PHY
  37 #               define FECDUPLEX        FULL
  38 #               define FECSPEED         _100BASET
  39 #       else
  40 #               ifndef CONFIG_SYS_FAULT_ECHO_LINK_DOWN
  41 #                       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
  42 #               endif
  43 #       endif                   /* CONFIG_SYS_DISCOVER_PHY */
  44 #endif
  45
  46 /* Timer */
  47 #define CONFIG_MCFTMR
  48
  49 /* I2C */
  50 #define CONFIG_SYS_IMMR         CONFIG_SYS_MBAR
  51 #define CONFIG_SYS_I2C_PINMUX_REG       (gpio->par_qspi)
  52 #define CONFIG_SYS_I2C_PINMUX_CLR       ~(GPIO_PAR_FECI2C_SCL_MASK | GPIO_PAR_FECI2C_SDA_MASK)
  53 #define CONFIG_SYS_I2C_PINMUX_SET       (GPIO_PAR_FECI2C_SCL_I2CSCL | GPIO_PAR_FECI2C_SDA_I2CSDA)
  54
  55 /* this must be included AFTER the definition of CONFIG COMMANDS (if any) */
  56 #define CONFIG_BOOTFILE         "u-boot.bin"
  57 #ifdef CONFIG_MCFFEC
  58 #       define CONFIG_IPADDR    192.162.1.2
  59 #       define CONFIG_NETMASK   255.255.255.0
  60 #       define CONFIG_SERVERIP  192.162.1.1
  61 #       define CONFIG_GATEWAYIP 192.162.1.1
  62 #endif                          /* FEC_ENET */
  63
  64 #define CONFIG_HOSTNAME         "M5235EVB"
  65 #define CONFIG_EXTRA_ENV_SETTINGS               \
  66         "netdev=eth0\0"                         \
  67         "loadaddr=10000\0"                      \
  68         "u-boot=u-boot.bin\0"                   \
  69         "load=tftp ${loadaddr) ${u-boot}\0"     \
  70         "upd=run load; run prog\0"              \
  71         "prog=prot off ffe00000 ffe3ffff;"      \
  72         "era ffe00000 ffe3ffff;"                \
  73         "cp.b ${loadaddr} ffe00000 ${filesize};"\
  74         "save\0"                                \
  75         ""
  76
  77 #define CONFIG_PRAM             512     /* 512 KB */
  78
  79 #define CONFIG_SYS_CLK                  75000000
  80 #define CONFIG_SYS_CPU_CLK              CONFIG_SYS_CLK * 2
  81
  82 #define CONFIG_SYS_MBAR         0x40000000
  83
  84 /*
  85  * Low Level Configuration Settings
  86  * (address mappings, register initial values, etc.)
  87  * You should know what you are doing if you make changes here.
  88  */
  89 /*-----------------------------------------------------------------------
  90  * Definitions for initial stack pointer and data area (in DPRAM)
  91  */
  92 #define CONFIG_SYS_INIT_RAM_ADDR        0x20000000
  93 #define CONFIG_SYS_INIT_RAM_SIZE        0x10000 /* Size of used area in internal SRAM */
  94 #define CONFIG_SYS_INIT_RAM_CTRL        0x21
  95 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE - 0x10)
  96 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
  97
  98 /*-----------------------------------------------------------------------
  99  * Start addresses for the final memory configuration
 100  * (Set up by the startup code)
 101  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 102  */
 103 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 104 #define CONFIG_SYS_SDRAM_SIZE           16      /* SDRAM size in MB */
 105
 106 #define CONFIG_SYS_MONITOR_BASE (CONFIG_SYS_FLASH_BASE + 0x400)
 107 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor */
 108
 109 #define CONFIG_SYS_BOOTPARAMS_LEN       64*1024
 110
 111 /*
 112  * For booting Linux, the board info and command line data
 113  * have to be in the first 8 MB of memory, since this is
 114  * the maximum mapped by the Linux kernel during initialization ??
 115  */
 116 /* Initial Memory map for Linux */
 117 #define CONFIG_SYS_BOOTMAPSZ            (CONFIG_SYS_SDRAM_BASE + (CONFIG_SYS_SDRAM_SIZE << 20))
 118 #define CONFIG_SYS_BOOTM_LEN            (CONFIG_SYS_SDRAM_SIZE << 20)
 119
 120 /*-----------------------------------------------------------------------
 121  * FLASH organization
 122  */
 123 #ifdef CONFIG_SYS_FLASH_CFI
 124 #       define CONFIG_SYS_FLASH_SIZE            0x800000        /* Max size that the board might have */
 125 #ifdef NORFLASH_PS32BIT
 126 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_32BIT
 127 #else
 128 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_16BIT
 129 #endif
 130 #       define CONFIG_SYS_MAX_FLASH_BANKS       1       /* max number of memory banks */
 131 #       define CONFIG_SYS_MAX_FLASH_SECT        137     /* max number of sectors on one chip */
 132 #endif
 133
 134 #define CONFIG_SYS_FLASH_BASE           (CONFIG_SYS_CS0_BASE)
 135
 136 /* Configuration for environment
 137  * Environment is embedded in u-boot in the second sector of the flash
 138  */
 139
 140 #define LDS_BOARD_TEXT \
 141         . = DEFINED(env_offset) ? env_offset : .; \
 142         env/embedded.o(.text);
 143
 144 /*-----------------------------------------------------------------------
 145  * Cache Configuration
 146  */
 147
 148 #define ICACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
 149                                          CONFIG_SYS_INIT_RAM_SIZE - 8)
 150 #define DCACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
 151                                          CONFIG_SYS_INIT_RAM_SIZE - 4)
 152 #define CONFIG_SYS_ICACHE_INV           (CF_CACR_CINV)
 153 #define CONFIG_SYS_CACHE_ACR0           (CONFIG_SYS_SDRAM_BASE | \
 154                                          CF_ADDRMASK(CONFIG_SYS_SDRAM_SIZE) | \
 155                                          CF_ACR_EN | CF_ACR_SM_ALL)
 156 #define CONFIG_SYS_CACHE_ICACR          (CF_CACR_CENB | CF_CACR_DISD | \
 157                                          CF_CACR_CEIB | CF_CACR_DCM | \
 158                                          CF_CACR_EUSP)
 159
 160 /*-----------------------------------------------------------------------
 161  * Chipselect bank definitions
 162  */
 163 /*
 164  * CS0 - NOR Flash 1, 2, 4, or 8MB
 165  * CS1 - Available
 166  * CS2 - Available
 167  * CS3 - Available
 168  * CS4 - Available
 169  * CS5 - Available
 170  * CS6 - Available
 171  * CS7 - Available
 172  */
 173 #ifdef NORFLASH_PS32BIT
 174 #       define CONFIG_SYS_CS0_BASE      0xFFC00000
 175 #       define CONFIG_SYS_CS0_MASK      0x003f0001
 176 #       define CONFIG_SYS_CS0_CTRL      0x00001D00
 177 #else
 178 #       define CONFIG_SYS_CS0_BASE      0xFFE00000
 179 #       define CONFIG_SYS_CS0_MASK      0x001f0001
 180 #       define CONFIG_SYS_CS0_CTRL      0x00001D80
 181 #endif
 182
 183 #endif                          /* _M5329EVB_H */