i2c: Move PPC4xx I2C driver into drivers/i2c directory
[platform/kernel/u-boot.git] / include / configs / DP405.h
1 /*
2  * (C) Copyright 2001-2003
3  * Stefan Roese, esd gmbh germany, stefan.roese@esd-electronics.com
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 /*
25  * board/config.h - configuration options, board specific
26  */
27
28 #ifndef __CONFIG_H
29 #define __CONFIG_H
30
31 /*
32  * High Level Configuration Options
33  * (easy to change)
34  */
35
36 #define CONFIG_405EP            1       /* This is a PPC405 CPU         */
37 #define CONFIG_4xx              1       /* ...member of PPC4xx family   */
38 #define CONFIG_DP405            1       /* ...on a DP405 board          */
39
40 #define CONFIG_BOARD_EARLY_INIT_F 1     /* call board_early_init_f()    */
41 #define CONFIG_MISC_INIT_R      1       /* call misc_init_r()           */
42
43 #define CONFIG_SYS_CLK_FREQ     33333300 /* external frequency to pll   */
44
45 #define CONFIG_BAUDRATE         9600
46 #define CONFIG_BOOTDELAY        3       /* autoboot after 3 seconds     */
47
48 #undef  CONFIG_BOOTARGS
49 #undef  CONFIG_BOOTCOMMAND
50
51 #define CONFIG_PREBOOT                  /* enable preboot variable      */
52
53 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change        */
54
55 /*
56  * Command line configuration.
57  */
58 #include <config_cmd_default.h>
59
60 #define CONFIG_CMD_BSP
61 #define CONFIG_CMD_ELF
62 #define CONFIG_CMD_I2C
63 #define CONFIG_CMD_EEPROM
64
65 #undef CONFIG_CMD_NET
66
67 #undef  CONFIG_WATCHDOG                 /* watchdog disabled            */
68
69 #define CONFIG_SDRAM_BANK0      1       /* init onboard SDRAM bank 0    */
70
71 #define CONFIG_PRAM             2       /* reserve 2 kB "protected RAM" */
72
73 /*
74  * Miscellaneous configurable options
75  */
76 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
77 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt       */
78
79 #undef  CONFIG_SYS_HUSH_PARSER                  /* use "hush" command parser    */
80 #ifdef  CONFIG_SYS_HUSH_PARSER
81 #define CONFIG_SYS_PROMPT_HUSH_PS2      "> "
82 #endif
83
84 #if defined(CONFIG_CMD_KGDB)
85 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
86 #else
87 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
88 #endif
89 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
90 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
91 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
92
93 #define CONFIG_SYS_DEVICE_NULLDEV       1       /* include nulldev device       */
94
95 #define CONFIG_SYS_CONSOLE_INFO_QUIET   1       /* don't print console @ startup*/
96
97 #define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on     */
98 #define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM  */
99
100 #undef  CONFIG_SYS_EXT_SERIAL_CLOCK            /* no external serial clock used */
101 #define CONFIG_SYS_BASE_BAUD        691200
102 #undef  CONFIG_UART1_CONSOLE            /* define for uart1 as console  */
103
104 /* The following table includes the supported baudrates */
105 #define CONFIG_SYS_BAUDRATE_TABLE       \
106         { 300, 600, 1200, 2400, 4800, 9600, 19200, 38400,     \
107          57600, 115200, 230400, 460800, 921600 }
108
109 #define CONFIG_SYS_LOAD_ADDR    0x100000        /* default load address */
110 #define CONFIG_SYS_EXTBDINFO    1               /* To use extended board_into (bd_t) */
111
112 #define CONFIG_SYS_HZ           1000            /* decrementer freq: 1 ms ticks */
113
114 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
115
116 #define CONFIG_VERSION_VARIABLE 1       /* include version env variable */
117
118 /*
119  * For booting Linux, the board info and command line data
120  * have to be in the first 8 MB of memory, since this is
121  * the maximum mapped by the Linux kernel during initialization.
122  */
123 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
124 /*-----------------------------------------------------------------------
125  * FLASH organization
126  */
127 #define FLASH_BASE0_PRELIM      0xFFC00000      /* FLASH bank #0        */
128
129 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks           */
130 #define CONFIG_SYS_MAX_FLASH_SECT       256     /* max number of sectors on one chip    */
131
132 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
133 #define CONFIG_SYS_FLASH_WRITE_TOUT     1000    /* Timeout for Flash Write (in ms)      */
134
135 #define CONFIG_SYS_FLASH_WORD_SIZE      unsigned short  /* flash word size (width)      */
136 #define CONFIG_SYS_FLASH_ADDR0          0x5555  /* 1st address for flash config cycles  */
137 #define CONFIG_SYS_FLASH_ADDR1          0x2AAA  /* 2nd address for flash config cycles  */
138 /*
139  * The following defines are added for buggy IOP480 byte interface.
140  * All other boards should use the standard values (CPCI405 etc.)
141  */
142 #define CONFIG_SYS_FLASH_READ0          0x0000  /* 0 is standard                        */
143 #define CONFIG_SYS_FLASH_READ1          0x0001  /* 1 is standard                        */
144 #define CONFIG_SYS_FLASH_READ2          0x0002  /* 2 is standard                        */
145
146 #define CONFIG_SYS_FLASH_EMPTY_INFO             /* print 'E' for empty sector on flinfo */
147
148 /*-----------------------------------------------------------------------
149  * Start addresses for the final memory configuration
150  * (Set up by the startup code)
151  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
152  */
153 #define CONFIG_SYS_SDRAM_BASE           0x00000000
154 #define CONFIG_SYS_FLASH_BASE           CONFIG_SYS_MONITOR_BASE
155 #define CONFIG_SYS_MONITOR_BASE         TEXT_BASE
156 #define CONFIG_SYS_MONITOR_LEN          (~(TEXT_BASE) + 1)
157 #define CONFIG_SYS_MALLOC_LEN           (256 * 1024)
158
159 #if (CONFIG_SYS_MONITOR_BASE < FLASH_BASE0_PRELIM)
160 # define CONFIG_SYS_RAMBOOT             1
161 #else
162 # undef CONFIG_SYS_RAMBOOT
163 #endif
164
165 /*-----------------------------------------------------------------------
166  * Environment Variable setup
167  */
168 #define CONFIG_ENV_IS_IN_EEPROM 1       /* use EEPROM for environment vars */
169 #define CONFIG_ENV_OFFSET               0x100   /* environment starts at the beginning of the EEPROM */
170 #define CONFIG_ENV_SIZE         0x700   /* 2048 bytes may be used for env vars*/
171                                    /* total size of a CAT24WC16 is 2048 bytes */
172
173 /*-----------------------------------------------------------------------
174  * I2C EEPROM (CAT24WC16) for environment
175  */
176 #define CONFIG_HARD_I2C                 /* I2c with hardware support */
177 #define CONFIG_PPC4XX_I2C               /* use PPC4xx driver            */
178 #define CONFIG_SYS_I2C_SPEED            400000  /* I2C speed and slave address */
179 #define CONFIG_SYS_I2C_SLAVE            0x7F
180
181 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x50    /* EEPROM CAT28WC08             */
182 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN 1        /* Bytes of address             */
183 /* mask of address bits that overflow into the "EEPROM chip address"    */
184 #define CONFIG_SYS_I2C_EEPROM_ADDR_OVERFLOW     0x07
185 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS 4     /* The Catalyst CAT24WC08 has   */
186                                         /* 16 byte page write mode using*/
187                                         /* last 4 bits of the address   */
188 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   10   /* and takes up to 10 msec */
189
190 /*-----------------------------------------------------------------------
191  * External Bus Controller (EBC) Setup
192  */
193
194 #define CAN_BA          0xF0000000          /* CAN Base Address                 */
195
196 /* Memory Bank 0 (Flash Bank 0, NOR-FLASH) initialization                       */
197 #define CONFIG_SYS_EBC_PB0AP            0x92015480
198 #define CONFIG_SYS_EBC_PB0CR            0xFFC5A000  /* BAS=0xFFC,BS=4MB,BU=R/W,BW=16bit */
199
200 /* Memory Bank 2 (8 Bit Peripheral: CAN, UART, RTC) initialization              */
201 #define CONFIG_SYS_EBC_PB2AP            0x010053C0  /* BWT=2,WBN=1,WBF=1,TH=1,RE=1,SOR=1,BEM=1 */
202 #define CONFIG_SYS_EBC_PB2CR            0xF0018000  /* BAS=0xF00,BS=1MB,BU=R/W,BW=8bit  */
203
204 /*-----------------------------------------------------------------------
205  * FPGA stuff
206  */
207 /* FPGA program pin configuration */
208 #define CONFIG_SYS_FPGA_PRG             0x04000000  /* JTAG TMS pin (ppc output)     */
209 #define CONFIG_SYS_FPGA_CLK             0x02000000  /* JTAG TCK pin (ppc output)     */
210 #define CONFIG_SYS_FPGA_DATA            0x01000000  /* JTAG TDO->TDI data pin (ppc output) */
211 #define CONFIG_SYS_FPGA_INIT            0x00010000  /* unused (ppc input)            */
212 #define CONFIG_SYS_FPGA_DONE            0x00008000  /* JTAG TDI->TDO pin (ppc input) */
213
214 /*-----------------------------------------------------------------------
215  * Definitions for initial stack pointer and data area (in data cache)
216  */
217 /* use on chip memory ( OCM ) for temperary stack until sdram is tested */
218 #define CONFIG_SYS_TEMP_STACK_OCM         1
219
220 /* On Chip Memory location */
221 #define CONFIG_SYS_OCM_DATA_ADDR        0xF8000000
222 #define CONFIG_SYS_OCM_DATA_SIZE        0x1000
223 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_OCM_DATA_ADDR /* inside of SDRAM             */
224 #define CONFIG_SYS_INIT_RAM_END CONFIG_SYS_OCM_DATA_SIZE /* End of used area in RAM     */
225
226 #define CONFIG_SYS_GBL_DATA_SIZE      128  /* size in bytes reserved for initial data */
227 #define CONFIG_SYS_GBL_DATA_OFFSET    (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
228 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
229
230 /*-----------------------------------------------------------------------
231  * Definitions for GPIO setup (PPC405EP specific)
232  *
233  * GPIO0[0]     - External Bus Controller BLAST output
234  * GPIO0[1-9]   - Instruction trace outputs -> GPIO
235  * GPIO0[10-13] - External Bus Controller CS_1 - CS_4 outputs
236  * GPIO0[14-16] - External Bus Controller ABUS3-ABUS5 outputs -> GPIO
237  * GPIO0[17-23] - External Interrupts IRQ0 - IRQ6 inputs
238  * GPIO0[24-27] - UART0 control signal inputs/outputs
239  * GPIO0[28-29] - UART1 data signal input/output
240  * GPIO0[30-31] - EMAC0 and EMAC1 reject packet inputs
241  */
242 /* GPIO Input:          OSR=00, ISR=00, TSR=00, TCR=0 */
243 /* GPIO Output:         OSR=00, ISR=00, TSR=00, TCR=1 */
244 /* Alt. Funtion Input:  OSR=00, ISR=01, TSR=00, TCR=0 */
245 /* Alt. Funtion Output: OSR=01, ISR=00, TSR=00, TCR=1 */
246 #define CONFIG_SYS_GPIO0_OSRH           0x40000540  /*  0 ... 15 */
247 #define CONFIG_SYS_GPIO0_OSRL           0x00000110  /* 16 ... 31 */
248 #define CONFIG_SYS_GPIO0_ISR1H          0x00000000  /*  0 ... 15 */
249 #define CONFIG_SYS_GPIO0_ISR1L          0x14000045  /* 16 ... 31 */
250 #define CONFIG_SYS_GPIO0_TSRH           0x00000000  /*  0 ... 15 */
251 #define CONFIG_SYS_GPIO0_TSRL           0x00000000  /* 16 ... 31 */
252 #define CONFIG_SYS_GPIO0_TCR            0xB7FE0014  /*  0 ... 31 */
253
254 /*
255  * Internal Definitions
256  *
257  * Boot Flags
258  */
259 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
260 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
261
262 /*
263  * Default speed selection (cpu_plb_opb_ebc) in mhz.
264  * This value will be set if iic boot eprom is disabled.
265  */
266 #define PLLMR0_DEFAULT   PLLMR0_133_66_66_33
267 #define PLLMR1_DEFAULT   PLLMR1_133_66_66_33
268
269 #endif  /* __CONFIG_H */