1 // SPDX-License-Identifier: GPL-2.0+
3 * Copyright (C) 2013 Gateworks Corporation
5 * Author: Tim Harvey <tharvey@gateworks.com>
10 #include <fsl_esdhc_imx.h>
13 #include <asm/arch/clock.h>
14 #include <asm/arch/mx6-pins.h>
15 #include <asm/arch/sys_proto.h>
17 #include <asm/mach-imx/mxc_i2c.h>
18 #include <linux/delay.h>
23 static iomux_v3_cfg_t const gw5904_emmc_pads[] = {
24 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
25 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
26 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
27 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
28 IOMUX_PADS(PAD_SD3_DAT4__SD3_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
29 IOMUX_PADS(PAD_SD3_DAT5__SD3_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
30 IOMUX_PADS(PAD_SD3_DAT6__SD3_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
31 IOMUX_PADS(PAD_SD3_DAT7__SD3_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
32 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
33 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
34 IOMUX_PADS(PAD_SD3_RST__SD3_RESET | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
36 /* 4-bit microSD on SD2 */
37 static iomux_v3_cfg_t const gw5904_mmc_pads[] = {
38 IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
39 IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
40 IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
41 IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
42 IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
43 IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
45 IOMUX_PADS(PAD_NANDF_CS0__GPIO6_IO11 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
47 /* 8-bit eMMC on SD2/NAND */
48 static iomux_v3_cfg_t const gw560x_emmc_sd2_pads[] = {
49 IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
50 IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
51 IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
52 IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
53 IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
54 IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
55 IOMUX_PADS(PAD_NANDF_D4__SD2_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
56 IOMUX_PADS(PAD_NANDF_D5__SD2_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
57 IOMUX_PADS(PAD_NANDF_D6__SD2_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
58 IOMUX_PADS(PAD_NANDF_D7__SD2_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
61 static iomux_v3_cfg_t const usdhc3_pads[] = {
62 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
63 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
64 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
65 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
66 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
67 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
68 IOMUX_PADS(PAD_SD3_DAT5__GPIO7_IO00 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
72 * Baseboard specific GPIO
74 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = {
76 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
78 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
80 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
82 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
85 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
87 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
89 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
91 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
93 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
95 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
97 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
99 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
101 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
103 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
106 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
108 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
110 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
112 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
114 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
116 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
118 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
120 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
122 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
124 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
126 IOMUX_PADS(PAD_EIM_DA15__GPIO3_IO15 | DIO_PAD_CFG),
128 IOMUX_PADS(PAD_EIM_DA14__GPIO3_IO14 | DIO_PAD_CFG),
131 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
133 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
135 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
137 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
139 IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
141 IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
143 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
145 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
147 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
149 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
151 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
153 IOMUX_PADS(PAD_EIM_DA15__GPIO3_IO15 | DIO_PAD_CFG),
155 IOMUX_PADS(PAD_EIM_DA14__GPIO3_IO14 | DIO_PAD_CFG),
158 static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
160 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
163 static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
165 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
167 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
169 IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG),
170 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
171 IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG),
172 IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG),
173 IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG),
174 IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG),
176 IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
178 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
180 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
183 static iomux_v3_cfg_t const gw553x_gpio_pads[] = {
185 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
187 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
190 static iomux_v3_cfg_t const gw560x_gpio_pads[] = {
192 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
194 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
196 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
198 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
200 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
202 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
204 IOMUX_PADS(PAD_DISP0_DAT5__GPIO4_IO26 | DIO_PAD_CFG),
207 static iomux_v3_cfg_t const gw5901_gpio_pads[] = {
209 IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
211 IOMUX_PADS(PAD_DISP0_DAT8__WDOG1_B | DIO_PAD_CFG),
213 IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
214 IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15 | DIO_PAD_CFG),
215 IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16 | DIO_PAD_CFG),
216 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
218 IOMUX_PADS(PAD_GPIO_5__GPIO1_IO05 | DIO_PAD_CFG),
220 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
222 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
225 static iomux_v3_cfg_t const gw5902_gpio_pads[] = {
227 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
229 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
231 IOMUX_PADS(PAD_GPIO_5__GPIO1_IO05 | DIO_PAD_CFG),
233 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
236 static iomux_v3_cfg_t const gw5903_gpio_pads[] = {
238 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
240 IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02 | DIO_PAD_CFG),
242 IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
244 IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04 | DIO_PAD_CFG),
245 /* USBH1_PEN (EHCI) */
246 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
248 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
250 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
252 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
254 IOMUX_PADS(PAD_CSI0_DAT12__GPIO5_IO30 | DIO_PAD_CFG),
256 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
258 IOMUX_PADS(PAD_ENET_CRS_DV__GPIO1_IO25 | DIO_PAD_CFG),
260 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
262 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
265 static iomux_v3_cfg_t const gw5904_gpio_pads[] = {
267 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
269 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
271 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
273 IOMUX_PADS(PAD_DISP0_DAT2__GPIO4_IO23 | DIO_PAD_CFG),
275 IOMUX_PADS(PAD_DISP0_DAT3__GPIO4_IO24 | DIO_PAD_CFG),
277 IOMUX_PADS(PAD_DISP0_DAT17__GPIO5_IO11 | DIO_PAD_CFG),
279 IOMUX_PADS(PAD_DISP0_DAT18__GPIO5_IO12 | DIO_PAD_CFG),
281 IOMUX_PADS(PAD_DISP0_DAT19__GPIO5_IO13 | DIO_PAD_CFG),
283 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
285 IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
287 IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
289 IOMUX_PADS(PAD_SD2_DAT2__GPIO1_IO13 | DIO_PAD_CFG),
291 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
294 static iomux_v3_cfg_t const gw5905_gpio_pads[] = {
296 IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
298 IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
300 IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
302 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
304 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
306 IOMUX_PADS(PAD_GPIO_18__GPIO7_IO13 | DIO_PAD_CFG),
308 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
310 IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
311 /* USBH1_PEN (EHCI) */
312 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
314 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
316 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
317 /* GYRO_CONTROL/DATA_EN */
318 IOMUX_PADS(PAD_CSI0_DAT8__GPIO5_IO26 | DIO_PAD_CFG),
320 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
322 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
325 static iomux_v3_cfg_t const gw5910_gpio_pads[] = {
327 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
329 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
331 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
333 IOMUX_PADS(PAD_GPIO_8__GPIO1_IO08 | DIO_PAD_CFG),
335 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
338 static iomux_v3_cfg_t const gw5912_gpio_pads[] = {
340 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
342 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
344 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
348 struct dio_cfg gw51xx_dio[] = {
350 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
356 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
358 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
362 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
364 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
368 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
370 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
375 struct dio_cfg gw52xx_dio[] = {
377 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
383 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
385 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
389 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
391 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
395 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
402 struct dio_cfg gw53xx_dio[] = {
404 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
410 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
412 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
416 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
418 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
422 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
429 struct dio_cfg gw54xx_dio[] = {
431 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
433 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
437 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
439 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
443 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
445 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
449 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
451 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
456 struct dio_cfg gw551x_dio[] = {
458 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
460 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
464 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
466 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
471 struct dio_cfg gw552x_dio[] = {
473 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
479 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
481 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
485 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
487 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
491 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
497 {IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18) },
503 {IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20) },
509 {IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21) },
515 {IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22) },
521 {IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23) },
527 {IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25) },
534 struct dio_cfg gw553x_dio[] = {
536 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
542 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
544 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
548 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
550 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
554 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
556 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
561 struct dio_cfg gw560x_dio[] = {
563 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
569 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
571 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
575 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
577 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
581 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
588 struct dio_cfg gw5901_dio[] = {
590 { IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14) },
596 { IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15) },
602 { IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16) },
608 { IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17) },
615 struct dio_cfg gw5902_dio[] = {
617 { IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14) },
623 { IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15) },
629 { IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16) },
635 { IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17) },
642 struct dio_cfg gw5903_dio[] = {
645 struct dio_cfg gw5904_dio[] = {
647 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
653 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
655 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
659 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
661 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
665 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
671 {IOMUX_PADS(PAD_NANDF_D0__GPIO2_IO00) },
677 {IOMUX_PADS(PAD_NANDF_D1__GPIO2_IO01) },
683 {IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02) },
689 {IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03) },
695 {IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04) },
701 {IOMUX_PADS(PAD_NANDF_D5__GPIO2_IO05) },
707 {IOMUX_PADS(PAD_NANDF_D6__GPIO2_IO06) },
713 {IOMUX_PADS(PAD_NANDF_D7__GPIO2_IO07) },
720 struct dio_cfg gw5906_dio[] = {
722 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
728 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
730 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
734 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
736 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
740 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
747 struct dio_cfg gw5913_dio[] = {
749 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
755 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
757 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
761 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
763 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
767 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
769 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
773 { IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15) },
779 { IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14) },
785 { IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05) },
793 * Board Specific GPIO
795 struct ventana gpio_cfg[GW_UNKNOWN] = {
798 .gpio_pads = gw54xx_gpio_pads,
799 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
800 .dio_cfg = gw54xx_dio,
801 .dio_num = ARRAY_SIZE(gw54xx_dio),
802 .mezz_pwren = IMX_GPIO_NR(4, 7),
803 .mezz_irq = IMX_GPIO_NR(4, 9),
804 .rs485en = IMX_GPIO_NR(3, 24),
805 .dioi2c_en = IMX_GPIO_NR(4, 5),
806 .pcie_sson = IMX_GPIO_NR(1, 20),
807 .mmc_cd = IMX_GPIO_NR(7, 0),
813 .gpio_pads = gw51xx_gpio_pads,
814 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
815 .dio_cfg = gw51xx_dio,
816 .dio_num = ARRAY_SIZE(gw51xx_dio),
817 .mezz_pwren = IMX_GPIO_NR(2, 19),
818 .mezz_irq = IMX_GPIO_NR(2, 18),
819 .gps_shdn = IMX_GPIO_NR(1, 2),
820 .wdis = IMX_GPIO_NR(7, 12),
825 .gpio_pads = gw52xx_gpio_pads,
826 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2,
827 .dio_cfg = gw52xx_dio,
828 .dio_num = ARRAY_SIZE(gw52xx_dio),
829 .mezz_pwren = IMX_GPIO_NR(2, 19),
830 .mezz_irq = IMX_GPIO_NR(2, 18),
831 .gps_shdn = IMX_GPIO_NR(1, 27),
832 .usb_sel = IMX_GPIO_NR(1, 2),
833 .wdis = IMX_GPIO_NR(7, 12),
834 .msata_en = GP_MSATA_SEL,
835 .rs232_en = GP_RS232_EN,
836 .vsel_pin = IMX_GPIO_NR(6, 14),
837 .mmc_cd = IMX_GPIO_NR(7, 0),
842 .gpio_pads = gw53xx_gpio_pads,
843 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
844 .dio_cfg = gw53xx_dio,
845 .dio_num = ARRAY_SIZE(gw53xx_dio),
846 .mezz_pwren = IMX_GPIO_NR(2, 19),
847 .mezz_irq = IMX_GPIO_NR(2, 18),
848 .gps_shdn = IMX_GPIO_NR(1, 27),
849 .wdis = IMX_GPIO_NR(7, 12),
850 .msata_en = GP_MSATA_SEL,
851 .rs232_en = GP_RS232_EN,
852 .vsel_pin = IMX_GPIO_NR(6, 14),
853 .mmc_cd = IMX_GPIO_NR(7, 0),
858 .gpio_pads = gw54xx_gpio_pads,
859 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
860 .dio_cfg = gw54xx_dio,
861 .dio_num = ARRAY_SIZE(gw54xx_dio),
862 .mezz_pwren = IMX_GPIO_NR(2, 19),
863 .mezz_irq = IMX_GPIO_NR(2, 18),
864 .rs485en = IMX_GPIO_NR(7, 1),
865 .dioi2c_en = IMX_GPIO_NR(4, 5),
866 .pcie_sson = IMX_GPIO_NR(1, 20),
867 .wdis = IMX_GPIO_NR(5, 17),
868 .msata_en = GP_MSATA_SEL,
869 .rs232_en = GP_RS232_EN,
870 .vsel_pin = IMX_GPIO_NR(6, 14),
871 .mmc_cd = IMX_GPIO_NR(7, 0),
876 .gpio_pads = gw551x_gpio_pads,
877 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
878 .dio_cfg = gw551x_dio,
879 .dio_num = ARRAY_SIZE(gw551x_dio),
880 .wdis = IMX_GPIO_NR(7, 12),
885 .gpio_pads = gw552x_gpio_pads,
886 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
887 .dio_cfg = gw552x_dio,
888 .dio_num = ARRAY_SIZE(gw552x_dio),
889 .usb_sel = IMX_GPIO_NR(1, 7),
890 .wdis = IMX_GPIO_NR(7, 12),
891 .msata_en = GP_MSATA_SEL,
896 .gpio_pads = gw553x_gpio_pads,
897 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2,
898 .dio_cfg = gw553x_dio,
899 .dio_num = ARRAY_SIZE(gw553x_dio),
900 .wdis = IMX_GPIO_NR(7, 12),
901 .vsel_pin = IMX_GPIO_NR(6, 14),
902 .mmc_cd = IMX_GPIO_NR(7, 0),
907 .gpio_pads = gw560x_gpio_pads,
908 .num_pads = ARRAY_SIZE(gw560x_gpio_pads)/2,
909 .dio_cfg = gw560x_dio,
910 .dio_num = ARRAY_SIZE(gw560x_dio),
911 .mezz_pwren = IMX_GPIO_NR(2, 19),
912 .mezz_irq = IMX_GPIO_NR(2, 18),
913 .rs232_en = GP_RS232_EN,
914 .wdis = IMX_GPIO_NR(7, 12),
915 .mmc_cd = IMX_GPIO_NR(7, 0),
920 .gpio_pads = gw5901_gpio_pads,
921 .num_pads = ARRAY_SIZE(gw5901_gpio_pads)/2,
922 .dio_cfg = gw5901_dio,
928 .gpio_pads = gw5902_gpio_pads,
929 .num_pads = ARRAY_SIZE(gw5902_gpio_pads)/2,
930 .dio_cfg = gw5902_dio,
931 .rs232_en = GP_RS232_EN,
937 .gpio_pads = gw5903_gpio_pads,
938 .num_pads = ARRAY_SIZE(gw5903_gpio_pads)/2,
939 .dio_cfg = gw5903_dio,
940 .dio_num = ARRAY_SIZE(gw5903_dio),
941 .mmc_cd = IMX_GPIO_NR(6, 11),
947 .gpio_pads = gw5904_gpio_pads,
948 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
949 .dio_cfg = gw5904_dio,
950 .dio_num = ARRAY_SIZE(gw5904_dio),
951 .mezz_pwren = IMX_GPIO_NR(2, 19),
952 .mezz_irq = IMX_GPIO_NR(2, 18),
958 .gpio_pads = gw5905_gpio_pads,
959 .num_pads = ARRAY_SIZE(gw5905_gpio_pads)/2,
960 .wdis = IMX_GPIO_NR(7, 13),
965 .gpio_pads = gw552x_gpio_pads,
966 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
967 .dio_cfg = gw5906_dio,
968 .dio_num = ARRAY_SIZE(gw5906_dio),
969 .usb_sel = IMX_GPIO_NR(1, 7),
970 .wdis = IMX_GPIO_NR(7, 12),
971 .msata_en = GP_MSATA_SEL,
976 .gpio_pads = gw51xx_gpio_pads,
977 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
978 .dio_cfg = gw51xx_dio,
979 .dio_num = ARRAY_SIZE(gw51xx_dio),
980 .wdis = IMX_GPIO_NR(7, 12),
985 .gpio_pads = gw53xx_gpio_pads,
986 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
987 .dio_cfg = gw53xx_dio,
988 .dio_num = ARRAY_SIZE(gw53xx_dio),
989 .mezz_pwren = IMX_GPIO_NR(2, 19),
990 .mezz_irq = IMX_GPIO_NR(2, 18),
991 .gps_shdn = IMX_GPIO_NR(1, 27),
992 .wdis = IMX_GPIO_NR(7, 12),
993 .msata_en = GP_MSATA_SEL,
994 .rs232_en = GP_RS232_EN,
999 .gpio_pads = gw5904_gpio_pads,
1000 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
1001 .dio_cfg = gw5904_dio,
1002 .dio_num = ARRAY_SIZE(gw5904_dio),
1003 .mezz_pwren = IMX_GPIO_NR(2, 19),
1004 .mezz_irq = IMX_GPIO_NR(2, 18),
1010 .gpio_pads = gw5910_gpio_pads,
1011 .num_pads = ARRAY_SIZE(gw5910_gpio_pads) / 2,
1012 .dio_cfg = gw52xx_dio,
1013 .dio_num = ARRAY_SIZE(gw52xx_dio),
1014 .wdis = IMX_GPIO_NR(7, 12),
1015 .rs232_en = GP_RS232_EN,
1016 .vsel_pin = IMX_GPIO_NR(6, 14),
1017 .mmc_cd = IMX_GPIO_NR(7, 0),
1022 .gpio_pads = gw5912_gpio_pads,
1023 .num_pads = ARRAY_SIZE(gw5912_gpio_pads) / 2,
1024 .dio_cfg = gw54xx_dio,
1025 .dio_num = ARRAY_SIZE(gw54xx_dio),
1026 .wdis = IMX_GPIO_NR(1, 0),
1027 .rs232_en = GP_RS232_EN,
1028 .vsel_pin = IMX_GPIO_NR(6, 14),
1029 .mmc_cd = IMX_GPIO_NR(7, 0),
1034 .gpio_pads = gw5912_gpio_pads,
1035 .num_pads = ARRAY_SIZE(gw5912_gpio_pads) / 2,
1036 .dio_cfg = gw5913_dio,
1037 .dio_num = ARRAY_SIZE(gw5913_dio),
1038 .wdis = IMX_GPIO_NR(1, 0),
1042 #define SETUP_GPIO_OUTPUT(gpio, name, level) \
1043 gpio_request(gpio, name); \
1044 gpio_direction_output(gpio, level);
1045 #define SETUP_GPIO_INPUT(gpio, name) \
1046 gpio_request(gpio, name); \
1047 gpio_direction_input(gpio);
1048 void setup_iomux_gpio(int board)
1050 if (board >= GW_UNKNOWN)
1053 /* board specific iomux */
1054 imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads,
1055 gpio_cfg[board].num_pads);
1058 if (gpio_cfg[board].rs232_en) {
1059 gpio_request(gpio_cfg[board].rs232_en, "rs232_en#");
1060 gpio_direction_output(gpio_cfg[board].rs232_en, 0);
1063 /* MSATA Enable - default to PCI */
1064 if (gpio_cfg[board].msata_en) {
1065 gpio_request(gpio_cfg[board].msata_en, "msata_en");
1066 gpio_direction_output(gpio_cfg[board].msata_en, 0);
1069 /* Expansion Mezzanine IO */
1070 if (gpio_cfg[board].mezz_pwren) {
1071 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr");
1072 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0);
1074 if (gpio_cfg[board].mezz_irq) {
1075 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#");
1076 gpio_direction_input(gpio_cfg[board].mezz_irq);
1079 /* RS485 Transmit Enable */
1080 if (gpio_cfg[board].rs485en) {
1081 gpio_request(gpio_cfg[board].rs485en, "rs485_en");
1082 gpio_direction_output(gpio_cfg[board].rs485en, 0);
1086 if (gpio_cfg[board].gps_shdn) {
1087 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn");
1088 gpio_direction_output(gpio_cfg[board].gps_shdn, 1);
1092 if (gpio_cfg[board].dioi2c_en) {
1093 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#");
1094 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0);
1097 /* PCICK_SSON: disable spread-spectrum clock */
1098 if (gpio_cfg[board].pcie_sson) {
1099 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson");
1100 gpio_direction_output(gpio_cfg[board].pcie_sson, 0);
1103 /* USBOTG mux routing */
1104 if (gpio_cfg[board].usb_sel) {
1105 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel");
1106 gpio_direction_output(gpio_cfg[board].usb_sel, 0);
1109 /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */
1110 if (gpio_cfg[board].wdis != -1) {
1111 gpio_request(gpio_cfg[board].wdis, "wlan_dis");
1112 gpio_direction_output(gpio_cfg[board].wdis, 1);
1115 /* sense vselect pin to see if we support uhs-i */
1116 if (gpio_cfg[board].vsel_pin) {
1117 gpio_request(gpio_cfg[board].vsel_pin, "sd3_vselect");
1118 gpio_direction_input(gpio_cfg[board].vsel_pin);
1119 gpio_cfg[board].usd_vsel = !gpio_get_value(gpio_cfg[board].vsel_pin);
1123 if (gpio_cfg[board].mmc_cd) {
1124 gpio_request(gpio_cfg[board].mmc_cd, "sd_cd");
1125 gpio_direction_input(gpio_cfg[board].mmc_cd);
1128 /* Anything else board specific */
1131 gpio_request(IMX_GPIO_NR(3, 15), "j6_pwren");
1132 gpio_direction_output(IMX_GPIO_NR(3, 15), 1);
1133 gpio_request(IMX_GPIO_NR(3, 14), "gbe_en");
1134 gpio_direction_output(IMX_GPIO_NR(3, 14), 1);
1137 gpio_request(IMX_GPIO_NR(3, 15), "j7_pwren");
1138 gpio_direction_output(IMX_GPIO_NR(3, 15), 1);
1139 gpio_request(IMX_GPIO_NR(3, 14), "gbe_en");
1140 gpio_direction_output(IMX_GPIO_NR(3, 14), 1);
1143 gpio_request(IMX_GPIO_NR(4, 26), "12p0_en");
1144 gpio_direction_output(IMX_GPIO_NR(4, 26), 1);
1147 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "5P0V_EN", 1);
1150 gpio_request(IMX_GPIO_NR(3, 31) , "usbh1-ehci_pwr");
1151 gpio_direction_output(IMX_GPIO_NR(3, 31), 1);
1152 gpio_request(IMX_GPIO_NR(4, 15) , "usbh2-otg_pwr");
1153 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1154 gpio_request(IMX_GPIO_NR(4, 7) , "usbdpc_pwr");
1155 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1156 gpio_request(IMX_GPIO_NR(1, 25) , "rgmii_en");
1157 gpio_direction_output(IMX_GPIO_NR(1, 25), 1);
1158 gpio_request(IMX_GPIO_NR(4, 6) , "touch_irq#");
1159 gpio_direction_input(IMX_GPIO_NR(4, 6));
1160 gpio_request(IMX_GPIO_NR(4, 8) , "touch_rst");
1161 gpio_direction_output(IMX_GPIO_NR(4, 8), 1);
1162 gpio_request(IMX_GPIO_NR(1, 7) , "bklt_12ven");
1163 gpio_direction_output(IMX_GPIO_NR(1, 7), 1);
1167 gpio_request(IMX_GPIO_NR(4, 23), "rs485_en");
1168 gpio_direction_output(IMX_GPIO_NR(4, 23), 0);
1169 gpio_request(IMX_GPIO_NR(5, 11), "skt1_wdis#");
1170 gpio_direction_output(IMX_GPIO_NR(5, 11), 1);
1171 gpio_request(IMX_GPIO_NR(5, 12), "skt1_rst#");
1172 gpio_direction_output(IMX_GPIO_NR(5, 12), 1);
1173 gpio_request(IMX_GPIO_NR(5, 13), "skt2_wdis#");
1174 gpio_direction_output(IMX_GPIO_NR(5, 13), 1);
1175 gpio_request(IMX_GPIO_NR(1, 15), "m2_off#");
1176 gpio_direction_output(IMX_GPIO_NR(1, 15), 1);
1177 gpio_request(IMX_GPIO_NR(1, 14), "m2_wdis#");
1178 gpio_direction_output(IMX_GPIO_NR(1, 14), 1);
1179 gpio_request(IMX_GPIO_NR(1, 13), "m2_rst#");
1180 gpio_direction_output(IMX_GPIO_NR(1, 13), 1);
1183 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 7), "usb_pcisel", 0);
1184 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 9), "lvds_cabc", 1);
1185 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 14), "mipi_pdwn", 1);
1186 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 15), "mipi_rst#", 0);
1187 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(2, 3), "emmy_pdwn#", 1);
1188 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 5), "spk_shdn#", 0);
1189 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 0);
1190 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 6), "touch_irq", 0);
1191 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 5), "flash_en1", 0);
1192 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 6), "flash_en2", 0);
1193 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 14), "dect_rst#", 1);
1194 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 17), "codec_rst#", 0);
1195 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 26), "imu_den", 1);
1196 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "lvds_cabc", 0);
1199 * gauruntee touch controller comes out of reset with INT
1202 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 1);
1206 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 7), "rf_reset#", 1);
1207 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 8), "rf_boot", 1);
1212 #ifdef CONFIG_FSL_ESDHC_IMX
1213 static struct fsl_esdhc_cfg usdhc_cfg[2];
1215 int board_mmc_init(struct bd_info *bis)
1219 switch (board_type) {
1226 /* usdhc3: 4bit microSD */
1227 SETUP_IOMUX_PADS(usdhc3_pads);
1228 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1229 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1230 usdhc_cfg[0].max_bus_width = 4;
1231 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1233 /* usdhc2: 8-bit eMMC */
1234 SETUP_IOMUX_PADS(gw560x_emmc_sd2_pads);
1235 usdhc_cfg[0].esdhc_base = USDHC2_BASE_ADDR;
1236 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1237 usdhc_cfg[0].max_bus_width = 8;
1238 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1241 /* usdhc3: 4-bit microSD */
1242 SETUP_IOMUX_PADS(usdhc3_pads);
1243 usdhc_cfg[1].esdhc_base = USDHC3_BASE_ADDR;
1244 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1245 usdhc_cfg[1].max_bus_width = 4;
1246 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1248 /* usdhc3: 8-bit eMMC */
1249 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1250 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1251 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1252 usdhc_cfg[0].max_bus_width = 8;
1253 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1256 /* usdhc2: 4-bit microSD */
1257 SETUP_IOMUX_PADS(gw5904_mmc_pads);
1258 usdhc_cfg[1].esdhc_base = USDHC2_BASE_ADDR;
1259 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1260 usdhc_cfg[1].max_bus_width = 4;
1261 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1265 /* usdhc3: 8bit eMMC */
1266 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1267 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1268 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1269 usdhc_cfg[0].max_bus_width = 8;
1270 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1272 /* doesn't have MMC */
1278 int board_mmc_getcd(struct mmc *mmc)
1280 struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv;
1281 int gpio = gpio_cfg[board_type].mmc_cd;
1284 switch (board_type) {
1286 /* emmc is always present */
1287 if (cfg->esdhc_base == USDHC2_BASE_ADDR)
1294 /* emmc is always present */
1295 if (cfg->esdhc_base == USDHC3_BASE_ADDR)
1301 debug("%s: gpio%d=%d\n", __func__, gpio, gpio_get_value(gpio));
1302 return !gpio_get_value(gpio);
1308 #endif /* CONFIG_FSL_ESDHC_IMX */