board/freescale/m54455evb/m54455evb.c

   1 /*
   2  * (C) Copyright 2000-2003
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * Copyright (C) 2004-2007 Freescale Semiconductor, Inc.
   6  * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
   7  *
   8  * See file CREDITS for list of people who contributed to this
   9  * project.
  10  *
  11  * This program is free software; you can redistribute it and/or
  12  * modify it under the terms of the GNU General Public License as
  13  * published by the Free Software Foundation; either version 2 of
  14  * the License, or (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  24  * MA 02111-1307 USA
  25  */
  26
  27 #include <common.h>
  28 #include <pci.h>
  29 #include <asm/immap.h>
  30
  31 DECLARE_GLOBAL_DATA_PTR;
  32
  33 int checkboard(void)
  34 {
  35         puts("Board: ");
  36         puts("Freescale M54455 EVB\n");
  37         return 0;
  38 };
  39
  40 phys_size_t initdram(int board_type)
  41 {
  42         volatile sdramc_t *sdram = (volatile sdramc_t *)(MMAP_SDRAM);
  43         volatile gpio_t *gpio = (volatile gpio_t *)(MMAP_GPIO);
  44         u32 dramsize, i;
  45
  46         dramsize = CFG_SDRAM_SIZE * 0x100000 >> 1;
  47
  48         for (i = 0x13; i < 0x20; i++) {
  49                 if (dramsize == (1 << i))
  50                         break;
  51         }
  52         i--;
  53
  54         gpio->mscr_sdram = 0xAA;
  55
  56         sdram->sdcs0 = (CFG_SDRAM_BASE | i);
  57         sdram->sdcs1 = (CFG_SDRAM_BASE1 | i);
  58
  59         sdram->sdcfg1 = CFG_SDRAM_CFG1;
  60         sdram->sdcfg2 = CFG_SDRAM_CFG2;
  61
  62         /* Issue PALL */
  63         sdram->sdcr = CFG_SDRAM_CTRL | 2;
  64
  65         /* Issue LEMR */
  66         sdram->sdmr = CFG_SDRAM_EMOD | 0x408;
  67         sdram->sdmr = CFG_SDRAM_MODE | 0x300;
  68
  69         udelay(500);
  70
  71         /* Issue PALL */
  72         sdram->sdcr = CFG_SDRAM_CTRL | 2;
  73
  74         /* Perform two refresh cycles */
  75         sdram->sdcr = CFG_SDRAM_CTRL | 4;
  76         sdram->sdcr = CFG_SDRAM_CTRL | 4;
  77
  78         sdram->sdmr = CFG_SDRAM_MODE | 0x200;
  79
  80         sdram->sdcr = (CFG_SDRAM_CTRL & ~0x80000000) | 0x10000c00;
  81
  82         udelay(100);
  83
  84         return (dramsize << 1);
  85 };
  86
  87 int testdram(void)
  88 {
  89         /* TODO: XXX XXX XXX */
  90         printf("DRAM test not implemented!\n");
  91
  92         return (0);
  93 }
  94
  95 #if defined(CONFIG_CMD_IDE)
  96 #include <ata.h>
  97
  98 int ide_preinit(void)
  99 {
 100         volatile gpio_t *gpio = (gpio_t *) MMAP_GPIO;
 101
 102         gpio->par_fec |= (gpio->par_fec & GPIO_PAR_FEC_FEC1_MASK) | 0x10;
 103         gpio->par_feci2c |=
 104             (gpio->par_feci2c & 0xF0FF) | (GPIO_PAR_FECI2C_MDC1_ATA_DIOR |
 105                                            GPIO_PAR_FECI2C_MDIO1_ATA_DIOW);
 106         gpio->par_ata |=
 107             (GPIO_PAR_ATA_BUFEN | GPIO_PAR_ATA_CS1 | GPIO_PAR_ATA_CS0 |
 108              GPIO_PAR_ATA_DA2 | GPIO_PAR_ATA_DA1 | GPIO_PAR_ATA_DA0
 109              | GPIO_PAR_ATA_RESET_RESET | GPIO_PAR_ATA_DMARQ_DMARQ |
 110              GPIO_PAR_ATA_IORDY_IORDY);
 111         gpio->par_pci |=
 112             (GPIO_PAR_PCI_GNT3_ATA_DMACK | GPIO_PAR_PCI_REQ3_ATA_INTRQ);
 113
 114         return (0);
 115 }
 116
 117 void ide_set_reset(int idereset)
 118 {
 119         volatile atac_t *ata = (atac_t *) MMAP_ATA;
 120         long period;
 121         /*  t1,  t2,  t3,  t4,  t5,  t6,  t9, tRD,  tA */
 122         int piotms[5][9] = {
 123                 {70, 165, 60, 30, 50, 5, 20, 0, 35},    /* PIO 0 */
 124                 {50, 125, 45, 20, 35, 5, 15, 0, 35},    /* PIO 1 */
 125                 {30, 100, 30, 15, 20, 5, 10, 0, 35},    /* PIO 2 */
 126                 {30, 80, 30, 10, 20, 5, 10, 0, 35},     /* PIO 3 */
 127                 {25, 70, 20, 10, 20, 5, 10, 0, 35}
 128         };                      /* PIO 4 */
 129
 130         if (idereset) {
 131                 ata->cr = 0;    /* control reset */
 132                 udelay(10000);
 133         } else {
 134 #define CALC_TIMING(t) (t + period - 1) / period
 135                 period = 1000000000 / gd->bus_clk;      /* period in ns */
 136
 137                 /*ata->ton = CALC_TIMING (180); */
 138                 ata->t1 = CALC_TIMING(piotms[2][0]);
 139                 ata->t2w = CALC_TIMING(piotms[2][1]);
 140                 ata->t2r = CALC_TIMING(piotms[2][1]);
 141                 ata->ta = CALC_TIMING(piotms[2][8]);
 142                 ata->trd = CALC_TIMING(piotms[2][7]);
 143                 ata->t4 = CALC_TIMING(piotms[2][3]);
 144                 ata->t9 = CALC_TIMING(piotms[2][6]);
 145
 146                 ata->cr = 0x40; /* IORDY enable */
 147                 udelay(200000);
 148                 ata->cr |= 0x01;        /* IORDY enable */
 149         }
 150 }
 151 #endif
 152
 153 #if defined(CONFIG_PCI)
 154 /*
 155  * Initialize PCI devices, report devices found.
 156  */
 157 static struct pci_controller hose;
 158 extern void pci_mcf5445x_init(struct pci_controller *hose);
 159
 160 void pci_init_board(void)
 161 {
 162         pci_mcf5445x_init(&hose);
 163 }
 164 #endif                          /* CONFIG_PCI */