arch/powerpc/cpu/mpc85xx/Kconfig

   1 menu "mpc85xx CPU"
   2         depends on MPC85xx
   3
   4 config SYS_CPU
   5         default "mpc85xx"
   6
   7 config CMD_ERRATA
   8         bool "Enable the 'errata' command"
   9         depends on MPC85xx
  10         default y
  11         help
  12           This enables the 'errata' command which displays a list of errata
  13           work-arounds which are enabled for the current board.
  14
  15 choice
  16         prompt "Target select"
  17         optional
  18
  19 config TARGET_SOCRATES
  20         bool "Support socrates"
  21         select ARCH_MPC8544
  22
  23 config TARGET_P3041DS
  24         bool "Support P3041DS"
  25         select PHYS_64BIT
  26         select ARCH_P3041
  27         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  28         imply CMD_SATA
  29         imply PANIC_HANG
  30
  31 config TARGET_P4080DS
  32         bool "Support P4080DS"
  33         select PHYS_64BIT
  34         select ARCH_P4080
  35         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  36         imply CMD_SATA
  37         imply PANIC_HANG
  38
  39 config TARGET_P5040DS
  40         bool "Support P5040DS"
  41         select PHYS_64BIT
  42         select ARCH_P5040
  43         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  44         imply CMD_SATA
  45         imply PANIC_HANG
  46
  47 config TARGET_MPC8548CDS
  48         bool "Support MPC8548CDS"
  49         select ARCH_MPC8548
  50         select FSL_VIA
  51
  52 config TARGET_P1010RDB_PA
  53         bool "Support P1010RDB_PA"
  54         select ARCH_P1010
  55         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  56         select SUPPORT_SPL
  57         select SUPPORT_TPL
  58         imply CMD_EEPROM
  59         imply CMD_SATA
  60         imply PANIC_HANG
  61
  62 config TARGET_P1010RDB_PB
  63         bool "Support P1010RDB_PB"
  64         select ARCH_P1010
  65         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  66         select SUPPORT_SPL
  67         select SUPPORT_TPL
  68         imply CMD_EEPROM
  69         imply CMD_SATA
  70         imply PANIC_HANG
  71
  72 config TARGET_P1020RDB_PC
  73         bool "Support P1020RDB-PC"
  74         select SUPPORT_SPL
  75         select SUPPORT_TPL
  76         select ARCH_P1020
  77         imply CMD_EEPROM
  78         imply CMD_SATA
  79         imply PANIC_HANG
  80
  81 config TARGET_P1020RDB_PD
  82         bool "Support P1020RDB-PD"
  83         select SUPPORT_SPL
  84         select SUPPORT_TPL
  85         select ARCH_P1020
  86         imply CMD_EEPROM
  87         imply CMD_SATA
  88         imply PANIC_HANG
  89
  90 config TARGET_P2020RDB
  91         bool "Support P2020RDB-PC"
  92         select SUPPORT_SPL
  93         select SUPPORT_TPL
  94         select ARCH_P2020
  95         imply CMD_EEPROM
  96         imply CMD_SATA
  97         imply SATA_SIL
  98
  99 config TARGET_P2041RDB
 100         bool "Support P2041RDB"
 101         select ARCH_P2041
 102         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 103         select PHYS_64BIT
 104         imply CMD_SATA
 105         imply FSL_SATA
 106
 107 config TARGET_QEMU_PPCE500
 108         bool "Support qemu-ppce500"
 109         select ARCH_QEMU_E500
 110         select PHYS_64BIT
 111
 112 config TARGET_T1024RDB
 113         bool "Support T1024RDB"
 114         select ARCH_T1024
 115         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 116         select SUPPORT_SPL
 117         select PHYS_64BIT
 118         select FSL_DDR_INTERACTIVE
 119         imply CMD_EEPROM
 120         imply PANIC_HANG
 121
 122 config TARGET_T1042RDB
 123         bool "Support T1042RDB"
 124         select ARCH_T1042
 125         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 126         select SUPPORT_SPL
 127         select PHYS_64BIT
 128
 129 config TARGET_T1042D4RDB
 130         bool "Support T1042D4RDB"
 131         select ARCH_T1042
 132         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 133         select SUPPORT_SPL
 134         select PHYS_64BIT
 135         imply PANIC_HANG
 136
 137 config TARGET_T1042RDB_PI
 138         bool "Support T1042RDB_PI"
 139         select ARCH_T1042
 140         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 141         select SUPPORT_SPL
 142         select PHYS_64BIT
 143         imply PANIC_HANG
 144
 145 config TARGET_T2080QDS
 146         bool "Support T2080QDS"
 147         select ARCH_T2080
 148         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 149         select SUPPORT_SPL
 150         select PHYS_64BIT
 151         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 152         select FSL_DDR_INTERACTIVE
 153         imply CMD_SATA
 154
 155 config TARGET_T2080RDB
 156         bool "Support T2080RDB"
 157         select ARCH_T2080
 158         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 159         select SUPPORT_SPL
 160         select PHYS_64BIT
 161         imply CMD_SATA
 162         imply PANIC_HANG
 163
 164 config TARGET_T4160RDB
 165         bool "Support T4160RDB"
 166         select ARCH_T4160
 167         select SUPPORT_SPL
 168         select PHYS_64BIT
 169         imply PANIC_HANG
 170
 171 config TARGET_T4240RDB
 172         bool "Support T4240RDB"
 173         select ARCH_T4240
 174         select SUPPORT_SPL
 175         select PHYS_64BIT
 176         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 177         imply CMD_SATA
 178         imply PANIC_HANG
 179
 180 config TARGET_KMP204X
 181         bool "Support kmp204x"
 182         select VENDOR_KM
 183
 184 config TARGET_KMCENT2
 185         bool "Support kmcent2"
 186         select VENDOR_KM
 187
 188 config TARGET_XPEDITE520X
 189         bool "Support xpedite520x"
 190         select ARCH_MPC8548
 191
 192 config TARGET_XPEDITE537X
 193         bool "Support xpedite537x"
 194         select ARCH_MPC8572
 195 # Use DDR3 controller with DDR2 DIMMs on this board
 196         select SYS_FSL_DDRC_GEN3
 197
 198 config TARGET_XPEDITE550X
 199         bool "Support xpedite550x"
 200         select ARCH_P2020
 201
 202 config TARGET_UCP1020
 203         bool "Support uCP1020"
 204         select ARCH_P1020
 205         imply CMD_SATA
 206         imply PANIC_HANG
 207
 208 endchoice
 209
 210 config ARCH_B4420
 211         bool
 212         select E500MC
 213         select E6500
 214         select FSL_LAW
 215         select SYS_FSL_DDR_VER_47
 216         select SYS_FSL_ERRATUM_A004477
 217         select SYS_FSL_ERRATUM_A005871
 218         select SYS_FSL_ERRATUM_A006379
 219         select SYS_FSL_ERRATUM_A006384
 220         select SYS_FSL_ERRATUM_A006475
 221         select SYS_FSL_ERRATUM_A006593
 222         select SYS_FSL_ERRATUM_A007075
 223         select SYS_FSL_ERRATUM_A007186
 224         select SYS_FSL_ERRATUM_A007212
 225         select SYS_FSL_ERRATUM_A009942
 226         select SYS_FSL_HAS_DDR3
 227         select SYS_FSL_HAS_SEC
 228         select SYS_FSL_QORIQ_CHASSIS2
 229         select SYS_FSL_SEC_BE
 230         select SYS_FSL_SEC_COMPAT_4
 231         select SYS_PPC64
 232         select FSL_IFC
 233         imply CMD_EEPROM
 234         imply CMD_NAND
 235         imply CMD_REGINFO
 236
 237 config ARCH_B4860
 238         bool
 239         select E500MC
 240         select E6500
 241         select FSL_LAW
 242         select SYS_FSL_DDR_VER_47
 243         select SYS_FSL_ERRATUM_A004477
 244         select SYS_FSL_ERRATUM_A005871
 245         select SYS_FSL_ERRATUM_A006379
 246         select SYS_FSL_ERRATUM_A006384
 247         select SYS_FSL_ERRATUM_A006475
 248         select SYS_FSL_ERRATUM_A006593
 249         select SYS_FSL_ERRATUM_A007075
 250         select SYS_FSL_ERRATUM_A007186
 251         select SYS_FSL_ERRATUM_A007212
 252         select SYS_FSL_ERRATUM_A007907
 253         select SYS_FSL_ERRATUM_A009942
 254         select SYS_FSL_HAS_DDR3
 255         select SYS_FSL_HAS_SEC
 256         select SYS_FSL_QORIQ_CHASSIS2
 257         select SYS_FSL_SEC_BE
 258         select SYS_FSL_SEC_COMPAT_4
 259         select SYS_PPC64
 260         select FSL_IFC
 261         imply CMD_EEPROM
 262         imply CMD_NAND
 263         imply CMD_REGINFO
 264
 265 config ARCH_BSC9131
 266         bool
 267         select FSL_LAW
 268         select SYS_FSL_DDR_VER_44
 269         select SYS_FSL_ERRATUM_A004477
 270         select SYS_FSL_ERRATUM_A005125
 271         select SYS_FSL_ERRATUM_ESDHC111
 272         select SYS_FSL_HAS_DDR3
 273         select SYS_FSL_HAS_SEC
 274         select SYS_FSL_SEC_BE
 275         select SYS_FSL_SEC_COMPAT_4
 276         select FSL_IFC
 277         imply CMD_EEPROM
 278         imply CMD_NAND
 279         imply CMD_REGINFO
 280
 281 config ARCH_BSC9132
 282         bool
 283         select FSL_LAW
 284         select SYS_FSL_DDR_VER_46
 285         select SYS_FSL_ERRATUM_A004477
 286         select SYS_FSL_ERRATUM_A005125
 287         select SYS_FSL_ERRATUM_A005434
 288         select SYS_FSL_ERRATUM_ESDHC111
 289         select SYS_FSL_ERRATUM_I2C_A004447
 290         select SYS_FSL_ERRATUM_IFC_A002769
 291         select FSL_PCIE_RESET
 292         select SYS_FSL_HAS_DDR3
 293         select SYS_FSL_HAS_SEC
 294         select SYS_FSL_SEC_BE
 295         select SYS_FSL_SEC_COMPAT_4
 296         select SYS_PPC_E500_USE_DEBUG_TLB
 297         select FSL_IFC
 298         imply CMD_EEPROM
 299         imply CMD_MTDPARTS
 300         imply CMD_NAND
 301         imply CMD_PCI
 302         imply CMD_REGINFO
 303
 304 config ARCH_C29X
 305         bool
 306         select FSL_LAW
 307         select SYS_FSL_DDR_VER_46
 308         select SYS_FSL_ERRATUM_A005125
 309         select SYS_FSL_ERRATUM_ESDHC111
 310         select FSL_PCIE_RESET
 311         select SYS_FSL_HAS_DDR3
 312         select SYS_FSL_HAS_SEC
 313         select SYS_FSL_SEC_BE
 314         select SYS_FSL_SEC_COMPAT_6
 315         select SYS_PPC_E500_USE_DEBUG_TLB
 316         select FSL_IFC
 317         imply CMD_NAND
 318         imply CMD_PCI
 319         imply CMD_REGINFO
 320
 321 config ARCH_MPC8536
 322         bool
 323         select FSL_LAW
 324         select SYS_FSL_ERRATUM_A004508
 325         select SYS_FSL_ERRATUM_A005125
 326         select FSL_PCIE_RESET
 327         select SYS_FSL_HAS_DDR2
 328         select SYS_FSL_HAS_DDR3
 329         select SYS_FSL_HAS_SEC
 330         select SYS_FSL_SEC_BE
 331         select SYS_FSL_SEC_COMPAT_2
 332         select SYS_PPC_E500_USE_DEBUG_TLB
 333         select FSL_ELBC
 334         imply CMD_NAND
 335         imply CMD_SATA
 336         imply CMD_REGINFO
 337
 338 config ARCH_MPC8540
 339         bool
 340         select FSL_LAW
 341         select SYS_FSL_HAS_DDR1
 342
 343 config ARCH_MPC8544
 344         bool
 345         select FSL_LAW
 346         select SYS_FSL_ERRATUM_A005125
 347         select FSL_PCIE_RESET
 348         select SYS_FSL_HAS_DDR2
 349         select SYS_FSL_HAS_SEC
 350         select SYS_FSL_SEC_BE
 351         select SYS_FSL_SEC_COMPAT_2
 352         select SYS_PPC_E500_USE_DEBUG_TLB
 353         select FSL_ELBC
 354
 355 config ARCH_MPC8548
 356         bool
 357         select FSL_LAW
 358         select SYS_FSL_ERRATUM_A005125
 359         select SYS_FSL_ERRATUM_NMG_DDR120
 360         select SYS_FSL_ERRATUM_NMG_LBC103
 361         select SYS_FSL_ERRATUM_NMG_ETSEC129
 362         select SYS_FSL_ERRATUM_I2C_A004447
 363         select FSL_PCIE_RESET
 364         select SYS_FSL_HAS_DDR2
 365         select SYS_FSL_HAS_DDR1
 366         select SYS_FSL_HAS_SEC
 367         select SYS_FSL_SEC_BE
 368         select SYS_FSL_SEC_COMPAT_2
 369         select SYS_PPC_E500_USE_DEBUG_TLB
 370         imply CMD_REGINFO
 371
 372 config ARCH_MPC8560
 373         bool
 374         select FSL_LAW
 375         select SYS_FSL_HAS_DDR1
 376
 377 config ARCH_MPC8572
 378         bool
 379         select FSL_LAW
 380         select SYS_FSL_ERRATUM_A004508
 381         select SYS_FSL_ERRATUM_A005125
 382         select SYS_FSL_ERRATUM_DDR_115
 383         select SYS_FSL_ERRATUM_DDR111_DDR134
 384         select FSL_PCIE_RESET
 385         select SYS_FSL_HAS_DDR2
 386         select SYS_FSL_HAS_DDR3
 387         select SYS_FSL_HAS_SEC
 388         select SYS_FSL_SEC_BE
 389         select SYS_FSL_SEC_COMPAT_2
 390         select SYS_PPC_E500_USE_DEBUG_TLB
 391         select FSL_ELBC
 392         imply CMD_NAND
 393
 394 config ARCH_P1010
 395         bool
 396         select FSL_LAW
 397         select SYS_FSL_ERRATUM_A004477
 398         select SYS_FSL_ERRATUM_A004508
 399         select SYS_FSL_ERRATUM_A005125
 400         select SYS_FSL_ERRATUM_A005275
 401         select SYS_FSL_ERRATUM_A006261
 402         select SYS_FSL_ERRATUM_A007075
 403         select SYS_FSL_ERRATUM_ESDHC111
 404         select SYS_FSL_ERRATUM_I2C_A004447
 405         select SYS_FSL_ERRATUM_IFC_A002769
 406         select SYS_FSL_ERRATUM_P1010_A003549
 407         select SYS_FSL_ERRATUM_SEC_A003571
 408         select SYS_FSL_ERRATUM_IFC_A003399
 409         select FSL_PCIE_RESET
 410         select SYS_FSL_HAS_DDR3
 411         select SYS_FSL_HAS_SEC
 412         select SYS_FSL_SEC_BE
 413         select SYS_FSL_SEC_COMPAT_4
 414         select SYS_PPC_E500_USE_DEBUG_TLB
 415         select FSL_IFC
 416         imply CMD_EEPROM
 417         imply CMD_MTDPARTS
 418         imply CMD_NAND
 419         imply CMD_SATA
 420         imply CMD_PCI
 421         imply CMD_REGINFO
 422         imply FSL_SATA
 423
 424 config ARCH_P1011
 425         bool
 426         select FSL_LAW
 427         select SYS_FSL_ERRATUM_A004508
 428         select SYS_FSL_ERRATUM_A005125
 429         select SYS_FSL_ERRATUM_ELBC_A001
 430         select SYS_FSL_ERRATUM_ESDHC111
 431         select FSL_PCIE_DISABLE_ASPM
 432         select SYS_FSL_HAS_DDR3
 433         select SYS_FSL_HAS_SEC
 434         select SYS_FSL_SEC_BE
 435         select SYS_FSL_SEC_COMPAT_2
 436         select SYS_PPC_E500_USE_DEBUG_TLB
 437         select FSL_ELBC
 438
 439 config ARCH_P1020
 440         bool
 441         select FSL_LAW
 442         select SYS_FSL_ERRATUM_A004508
 443         select SYS_FSL_ERRATUM_A005125
 444         select SYS_FSL_ERRATUM_ELBC_A001
 445         select SYS_FSL_ERRATUM_ESDHC111
 446         select FSL_PCIE_DISABLE_ASPM
 447         select FSL_PCIE_RESET
 448         select SYS_FSL_HAS_DDR3
 449         select SYS_FSL_HAS_SEC
 450         select SYS_FSL_SEC_BE
 451         select SYS_FSL_SEC_COMPAT_2
 452         select SYS_PPC_E500_USE_DEBUG_TLB
 453         select FSL_ELBC
 454         imply CMD_NAND
 455         imply CMD_SATA
 456         imply CMD_PCI
 457         imply CMD_REGINFO
 458         imply SATA_SIL
 459
 460 config ARCH_P1021
 461         bool
 462         select FSL_LAW
 463         select SYS_FSL_ERRATUM_A004508
 464         select SYS_FSL_ERRATUM_A005125
 465         select SYS_FSL_ERRATUM_ELBC_A001
 466         select SYS_FSL_ERRATUM_ESDHC111
 467         select FSL_PCIE_DISABLE_ASPM
 468         select FSL_PCIE_RESET
 469         select SYS_FSL_HAS_DDR3
 470         select SYS_FSL_HAS_SEC
 471         select SYS_FSL_SEC_BE
 472         select SYS_FSL_SEC_COMPAT_2
 473         select SYS_PPC_E500_USE_DEBUG_TLB
 474         select FSL_ELBC
 475         imply CMD_REGINFO
 476         imply CMD_NAND
 477         imply CMD_SATA
 478         imply CMD_REGINFO
 479         imply SATA_SIL
 480
 481 config ARCH_P1023
 482         bool
 483         select FSL_LAW
 484         select SYS_FSL_ERRATUM_A004508
 485         select SYS_FSL_ERRATUM_A005125
 486         select SYS_FSL_ERRATUM_I2C_A004447
 487         select FSL_PCIE_RESET
 488         select SYS_FSL_HAS_DDR3
 489         select SYS_FSL_HAS_SEC
 490         select SYS_FSL_SEC_BE
 491         select SYS_FSL_SEC_COMPAT_4
 492         select FSL_ELBC
 493
 494 config ARCH_P1024
 495         bool
 496         select FSL_LAW
 497         select SYS_FSL_ERRATUM_A004508
 498         select SYS_FSL_ERRATUM_A005125
 499         select SYS_FSL_ERRATUM_ELBC_A001
 500         select SYS_FSL_ERRATUM_ESDHC111
 501         select FSL_PCIE_DISABLE_ASPM
 502         select FSL_PCIE_RESET
 503         select SYS_FSL_HAS_DDR3
 504         select SYS_FSL_HAS_SEC
 505         select SYS_FSL_SEC_BE
 506         select SYS_FSL_SEC_COMPAT_2
 507         select SYS_PPC_E500_USE_DEBUG_TLB
 508         select FSL_ELBC
 509         imply CMD_EEPROM
 510         imply CMD_NAND
 511         imply CMD_SATA
 512         imply CMD_PCI
 513         imply CMD_REGINFO
 514         imply SATA_SIL
 515
 516 config ARCH_P1025
 517         bool
 518         select FSL_LAW
 519         select SYS_FSL_ERRATUM_A004508
 520         select SYS_FSL_ERRATUM_A005125
 521         select SYS_FSL_ERRATUM_ELBC_A001
 522         select SYS_FSL_ERRATUM_ESDHC111
 523         select FSL_PCIE_DISABLE_ASPM
 524         select FSL_PCIE_RESET
 525         select SYS_FSL_HAS_DDR3
 526         select SYS_FSL_HAS_SEC
 527         select SYS_FSL_SEC_BE
 528         select SYS_FSL_SEC_COMPAT_2
 529         select SYS_PPC_E500_USE_DEBUG_TLB
 530         select FSL_ELBC
 531         imply CMD_SATA
 532         imply CMD_REGINFO
 533
 534 config ARCH_P2020
 535         bool
 536         select FSL_LAW
 537         select SYS_FSL_ERRATUM_A004477
 538         select SYS_FSL_ERRATUM_A004508
 539         select SYS_FSL_ERRATUM_A005125
 540         select SYS_FSL_ERRATUM_ESDHC111
 541         select SYS_FSL_ERRATUM_ESDHC_A001
 542         select FSL_PCIE_RESET
 543         select SYS_FSL_HAS_DDR3
 544         select SYS_FSL_HAS_SEC
 545         select SYS_FSL_SEC_BE
 546         select SYS_FSL_SEC_COMPAT_2
 547         select SYS_PPC_E500_USE_DEBUG_TLB
 548         select FSL_ELBC
 549         imply CMD_EEPROM
 550         imply CMD_NAND
 551         imply CMD_REGINFO
 552
 553 config ARCH_P2041
 554         bool
 555         select E500MC
 556         select FSL_LAW
 557         select SYS_FSL_ERRATUM_A004510
 558         select SYS_FSL_ERRATUM_A004849
 559         select SYS_FSL_ERRATUM_A005275
 560         select SYS_FSL_ERRATUM_A006261
 561         select SYS_FSL_ERRATUM_CPU_A003999
 562         select SYS_FSL_ERRATUM_DDR_A003
 563         select SYS_FSL_ERRATUM_DDR_A003474
 564         select SYS_FSL_ERRATUM_ESDHC111
 565         select SYS_FSL_ERRATUM_I2C_A004447
 566         select SYS_FSL_ERRATUM_NMG_CPU_A011
 567         select SYS_FSL_ERRATUM_SRIO_A004034
 568         select SYS_FSL_ERRATUM_USB14
 569         select SYS_FSL_HAS_DDR3
 570         select SYS_FSL_HAS_SEC
 571         select SYS_FSL_QORIQ_CHASSIS1
 572         select SYS_FSL_SEC_BE
 573         select SYS_FSL_SEC_COMPAT_4
 574         select FSL_ELBC
 575         imply CMD_NAND
 576
 577 config ARCH_P3041
 578         bool
 579         select E500MC
 580         select FSL_LAW
 581         select SYS_FSL_DDR_VER_44
 582         select SYS_FSL_ERRATUM_A004510
 583         select SYS_FSL_ERRATUM_A004849
 584         select SYS_FSL_ERRATUM_A005275
 585         select SYS_FSL_ERRATUM_A005812
 586         select SYS_FSL_ERRATUM_A006261
 587         select SYS_FSL_ERRATUM_CPU_A003999
 588         select SYS_FSL_ERRATUM_DDR_A003
 589         select SYS_FSL_ERRATUM_DDR_A003474
 590         select SYS_FSL_ERRATUM_ESDHC111
 591         select SYS_FSL_ERRATUM_I2C_A004447
 592         select SYS_FSL_ERRATUM_NMG_CPU_A011
 593         select SYS_FSL_ERRATUM_SRIO_A004034
 594         select SYS_FSL_ERRATUM_USB14
 595         select SYS_FSL_HAS_DDR3
 596         select SYS_FSL_HAS_SEC
 597         select SYS_FSL_QORIQ_CHASSIS1
 598         select SYS_FSL_SEC_BE
 599         select SYS_FSL_SEC_COMPAT_4
 600         select FSL_ELBC
 601         imply CMD_NAND
 602         imply CMD_SATA
 603         imply CMD_REGINFO
 604         imply FSL_SATA
 605
 606 config ARCH_P4080
 607         bool
 608         select E500MC
 609         select FSL_LAW
 610         select SYS_FSL_DDR_VER_44
 611         select SYS_FSL_ERRATUM_A004510
 612         select SYS_FSL_ERRATUM_A004580
 613         select SYS_FSL_ERRATUM_A004849
 614         select SYS_FSL_ERRATUM_A005812
 615         select SYS_FSL_ERRATUM_A007075
 616         select SYS_FSL_ERRATUM_CPC_A002
 617         select SYS_FSL_ERRATUM_CPC_A003
 618         select SYS_FSL_ERRATUM_CPU_A003999
 619         select SYS_FSL_ERRATUM_DDR_A003
 620         select SYS_FSL_ERRATUM_DDR_A003474
 621         select SYS_FSL_ERRATUM_ELBC_A001
 622         select SYS_FSL_ERRATUM_ESDHC111
 623         select SYS_FSL_ERRATUM_ESDHC13
 624         select SYS_FSL_ERRATUM_ESDHC135
 625         select SYS_FSL_ERRATUM_I2C_A004447
 626         select SYS_FSL_ERRATUM_NMG_CPU_A011
 627         select SYS_FSL_ERRATUM_SRIO_A004034
 628         select SYS_P4080_ERRATUM_CPU22
 629         select SYS_P4080_ERRATUM_PCIE_A003
 630         select SYS_P4080_ERRATUM_SERDES8
 631         select SYS_P4080_ERRATUM_SERDES9
 632         select SYS_P4080_ERRATUM_SERDES_A001
 633         select SYS_P4080_ERRATUM_SERDES_A005
 634         select SYS_FSL_HAS_DDR3
 635         select SYS_FSL_HAS_SEC
 636         select SYS_FSL_QORIQ_CHASSIS1
 637         select SYS_FSL_SEC_BE
 638         select SYS_FSL_SEC_COMPAT_4
 639         select FSL_ELBC
 640         imply CMD_SATA
 641         imply CMD_REGINFO
 642         imply SATA_SIL
 643
 644 config ARCH_P5040
 645         bool
 646         select E500MC
 647         select FSL_LAW
 648         select SYS_FSL_DDR_VER_44
 649         select SYS_FSL_ERRATUM_A004510
 650         select SYS_FSL_ERRATUM_A004699
 651         select SYS_FSL_ERRATUM_A005275
 652         select SYS_FSL_ERRATUM_A005812
 653         select SYS_FSL_ERRATUM_A006261
 654         select SYS_FSL_ERRATUM_DDR_A003
 655         select SYS_FSL_ERRATUM_DDR_A003474
 656         select SYS_FSL_ERRATUM_ESDHC111
 657         select SYS_FSL_ERRATUM_USB14
 658         select SYS_FSL_HAS_DDR3
 659         select SYS_FSL_HAS_SEC
 660         select SYS_FSL_QORIQ_CHASSIS1
 661         select SYS_FSL_SEC_BE
 662         select SYS_FSL_SEC_COMPAT_4
 663         select SYS_PPC64
 664         select FSL_ELBC
 665         imply CMD_SATA
 666         imply CMD_REGINFO
 667         imply FSL_SATA
 668
 669 config ARCH_QEMU_E500
 670         bool
 671
 672 config ARCH_T1024
 673         bool
 674         select E500MC
 675         select FSL_LAW
 676         select SYS_FSL_DDR_VER_50
 677         select SYS_FSL_ERRATUM_A008378
 678         select SYS_FSL_ERRATUM_A008109
 679         select SYS_FSL_ERRATUM_A009663
 680         select SYS_FSL_ERRATUM_A009942
 681         select SYS_FSL_ERRATUM_ESDHC111
 682         select SYS_FSL_HAS_DDR3
 683         select SYS_FSL_HAS_DDR4
 684         select SYS_FSL_HAS_SEC
 685         select SYS_FSL_QORIQ_CHASSIS2
 686         select SYS_FSL_SEC_BE
 687         select SYS_FSL_SEC_COMPAT_5
 688         select FSL_IFC
 689         imply CMD_EEPROM
 690         imply CMD_NAND
 691         imply CMD_MTDPARTS
 692         imply CMD_REGINFO
 693
 694 config ARCH_T1040
 695         bool
 696         select E500MC
 697         select FSL_LAW
 698         select SYS_FSL_DDR_VER_50
 699         select SYS_FSL_ERRATUM_A008044
 700         select SYS_FSL_ERRATUM_A008378
 701         select SYS_FSL_ERRATUM_A008109
 702         select SYS_FSL_ERRATUM_A009663
 703         select SYS_FSL_ERRATUM_A009942
 704         select SYS_FSL_ERRATUM_ESDHC111
 705         select SYS_FSL_HAS_DDR3
 706         select SYS_FSL_HAS_DDR4
 707         select SYS_FSL_HAS_SEC
 708         select SYS_FSL_QORIQ_CHASSIS2
 709         select SYS_FSL_SEC_BE
 710         select SYS_FSL_SEC_COMPAT_5
 711         select FSL_IFC
 712         imply CMD_MTDPARTS
 713         imply CMD_NAND
 714         imply CMD_REGINFO
 715
 716 config ARCH_T1042
 717         bool
 718         select E500MC
 719         select FSL_LAW
 720         select SYS_FSL_DDR_VER_50
 721         select SYS_FSL_ERRATUM_A008044
 722         select SYS_FSL_ERRATUM_A008378
 723         select SYS_FSL_ERRATUM_A008109
 724         select SYS_FSL_ERRATUM_A009663
 725         select SYS_FSL_ERRATUM_A009942
 726         select SYS_FSL_ERRATUM_ESDHC111
 727         select SYS_FSL_HAS_DDR3
 728         select SYS_FSL_HAS_DDR4
 729         select SYS_FSL_HAS_SEC
 730         select SYS_FSL_QORIQ_CHASSIS2
 731         select SYS_FSL_SEC_BE
 732         select SYS_FSL_SEC_COMPAT_5
 733         select FSL_IFC
 734         imply CMD_MTDPARTS
 735         imply CMD_NAND
 736         imply CMD_REGINFO
 737
 738 config ARCH_T2080
 739         bool
 740         select E500MC
 741         select E6500
 742         select FSL_LAW
 743         select SYS_FSL_DDR_VER_47
 744         select SYS_FSL_ERRATUM_A006379
 745         select SYS_FSL_ERRATUM_A006593
 746         select SYS_FSL_ERRATUM_A007186
 747         select SYS_FSL_ERRATUM_A007212
 748         select SYS_FSL_ERRATUM_A007815
 749         select SYS_FSL_ERRATUM_A007907
 750         select SYS_FSL_ERRATUM_A008109
 751         select SYS_FSL_ERRATUM_A009942
 752         select SYS_FSL_ERRATUM_ESDHC111
 753         select FSL_PCIE_RESET
 754         select SYS_FSL_HAS_DDR3
 755         select SYS_FSL_HAS_SEC
 756         select SYS_FSL_QORIQ_CHASSIS2
 757         select SYS_FSL_SEC_BE
 758         select SYS_FSL_SEC_COMPAT_4
 759         select SYS_PPC64
 760         select FSL_IFC
 761         imply CMD_SATA
 762         imply CMD_NAND
 763         imply CMD_REGINFO
 764         imply FSL_SATA
 765
 766 config ARCH_T4160
 767         bool
 768         select E500MC
 769         select E6500
 770         select FSL_LAW
 771         select SYS_FSL_DDR_VER_47
 772         select SYS_FSL_ERRATUM_A004468
 773         select SYS_FSL_ERRATUM_A005871
 774         select SYS_FSL_ERRATUM_A006379
 775         select SYS_FSL_ERRATUM_A006593
 776         select SYS_FSL_ERRATUM_A007186
 777         select SYS_FSL_ERRATUM_A007798
 778         select SYS_FSL_ERRATUM_A009942
 779         select SYS_FSL_HAS_DDR3
 780         select SYS_FSL_HAS_SEC
 781         select SYS_FSL_QORIQ_CHASSIS2
 782         select SYS_FSL_SEC_BE
 783         select SYS_FSL_SEC_COMPAT_4
 784         select SYS_PPC64
 785         select FSL_IFC
 786         imply CMD_NAND
 787         imply CMD_REGINFO
 788
 789 config ARCH_T4240
 790         bool
 791         select E500MC
 792         select E6500
 793         select FSL_LAW
 794         select SYS_FSL_DDR_VER_47
 795         select SYS_FSL_ERRATUM_A004468
 796         select SYS_FSL_ERRATUM_A005871
 797         select SYS_FSL_ERRATUM_A006261
 798         select SYS_FSL_ERRATUM_A006379
 799         select SYS_FSL_ERRATUM_A006593
 800         select SYS_FSL_ERRATUM_A007186
 801         select SYS_FSL_ERRATUM_A007798
 802         select SYS_FSL_ERRATUM_A007815
 803         select SYS_FSL_ERRATUM_A007907
 804         select SYS_FSL_ERRATUM_A008109
 805         select SYS_FSL_ERRATUM_A009942
 806         select SYS_FSL_HAS_DDR3
 807         select SYS_FSL_HAS_SEC
 808         select SYS_FSL_QORIQ_CHASSIS2
 809         select SYS_FSL_SEC_BE
 810         select SYS_FSL_SEC_COMPAT_4
 811         select SYS_PPC64
 812         select FSL_IFC
 813         imply CMD_SATA
 814         imply CMD_NAND
 815         imply CMD_REGINFO
 816         imply FSL_SATA
 817
 818 config MPC85XX_HAVE_RESET_VECTOR
 819         bool "Indicate reset vector at CONFIG_RESET_VECTOR_ADDRESS - 0xffc"
 820         depends on MPC85xx
 821
 822 config BOOKE
 823         bool
 824         default y
 825
 826 config E500
 827         bool
 828         default y
 829         help
 830                 Enable PowerPC E500 cores, including e500v1, e500v2, e500mc
 831
 832 config E500MC
 833         bool
 834         imply CMD_PCI
 835         help
 836                 Enble PowerPC E500MC core
 837
 838 config E6500
 839         bool
 840         help
 841                 Enable PowerPC E6500 core
 842
 843 config FSL_LAW
 844         bool
 845         help
 846                 Use Freescale common code for Local Access Window
 847
 848 config NXP_ESBC
 849         bool    "NXP_ESBC"
 850         help
 851                 Enable Freescale Secure Boot feature. Normally selected
 852                 by defconfig. If unsure, do not change.
 853
 854 config MAX_CPUS
 855         int "Maximum number of CPUs permitted for MPC85xx"
 856         default 12 if ARCH_T4240
 857         default 8 if ARCH_P4080 || \
 858                      ARCH_T4160
 859         default 4 if ARCH_B4860 || \
 860                      ARCH_P2041 || \
 861                      ARCH_P3041 || \
 862                      ARCH_P5040 || \
 863                      ARCH_T1040 || \
 864                      ARCH_T1042 || \
 865                      ARCH_T2080
 866         default 2 if ARCH_B4420 || \
 867                      ARCH_BSC9132 || \
 868                      ARCH_MPC8572 || \
 869                      ARCH_P1020 || \
 870                      ARCH_P1021 || \
 871                      ARCH_P1023 || \
 872                      ARCH_P1024 || \
 873                      ARCH_P1025 || \
 874                      ARCH_P2020 || \
 875                      ARCH_T1024
 876         default 1
 877         help
 878           Set this number to the maximum number of possible CPUs in the SoC.
 879           SoCs may have multiple clusters with each cluster may have multiple
 880           ports. If some ports are reserved but higher ports are used for
 881           cores, count the reserved ports. This will allocate enough memory
 882           in spin table to properly handle all cores.
 883
 884 config SYS_CCSRBAR_DEFAULT
 885         hex "Default CCSRBAR address"
 886         default 0xff700000 if   ARCH_BSC9131    || \
 887                                 ARCH_BSC9132    || \
 888                                 ARCH_C29X       || \
 889                                 ARCH_MPC8536    || \
 890                                 ARCH_MPC8540    || \
 891                                 ARCH_MPC8544    || \
 892                                 ARCH_MPC8548    || \
 893                                 ARCH_MPC8560    || \
 894                                 ARCH_MPC8572    || \
 895                                 ARCH_P1010      || \
 896                                 ARCH_P1011      || \
 897                                 ARCH_P1020      || \
 898                                 ARCH_P1021      || \
 899                                 ARCH_P1024      || \
 900                                 ARCH_P1025      || \
 901                                 ARCH_P2020
 902         default 0xff600000 if   ARCH_P1023
 903         default 0xfe000000 if   ARCH_B4420      || \
 904                                 ARCH_B4860      || \
 905                                 ARCH_P2041      || \
 906                                 ARCH_P3041      || \
 907                                 ARCH_P4080      || \
 908                                 ARCH_P5040      || \
 909                                 ARCH_T1024      || \
 910                                 ARCH_T1040      || \
 911                                 ARCH_T1042      || \
 912                                 ARCH_T2080      || \
 913                                 ARCH_T4160      || \
 914                                 ARCH_T4240
 915         default 0xe0000000 if ARCH_QEMU_E500
 916         help
 917                 Default value of CCSRBAR comes from power-on-reset. It
 918                 is fixed on each SoC. Some SoCs can have different value
 919                 if changed by pre-boot regime. The value here must match
 920                 the current value in SoC. If not sure, do not change.
 921
 922 config SYS_FSL_ERRATUM_A004468
 923         bool
 924
 925 config SYS_FSL_ERRATUM_A004477
 926         bool
 927
 928 config SYS_FSL_ERRATUM_A004508
 929         bool
 930
 931 config SYS_FSL_ERRATUM_A004580
 932         bool
 933
 934 config SYS_FSL_ERRATUM_A004699
 935         bool
 936
 937 config SYS_FSL_ERRATUM_A004849
 938         bool
 939
 940 config SYS_FSL_ERRATUM_A004510
 941         bool
 942
 943 config SYS_FSL_ERRATUM_A004510_SVR_REV
 944         hex
 945         depends on SYS_FSL_ERRATUM_A004510
 946         default 0x20 if ARCH_P4080
 947         default 0x10
 948
 949 config SYS_FSL_ERRATUM_A004510_SVR_REV2
 950         hex
 951         depends on (SYS_FSL_ERRATUM_A004510 && (ARCH_P2041 || ARCH_P3041))
 952         default 0x11
 953
 954 config SYS_FSL_ERRATUM_A005125
 955         bool
 956
 957 config SYS_FSL_ERRATUM_A005434
 958         bool
 959
 960 config SYS_FSL_ERRATUM_A005812
 961         bool
 962
 963 config SYS_FSL_ERRATUM_A005871
 964         bool
 965
 966 config SYS_FSL_ERRATUM_A005275
 967         bool
 968
 969 config SYS_FSL_ERRATUM_A006261
 970         bool
 971
 972 config SYS_FSL_ERRATUM_A006379
 973         bool
 974
 975 config SYS_FSL_ERRATUM_A006384
 976         bool
 977
 978 config SYS_FSL_ERRATUM_A006475
 979         bool
 980
 981 config SYS_FSL_ERRATUM_A006593
 982         bool
 983
 984 config SYS_FSL_ERRATUM_A007075
 985         bool
 986
 987 config SYS_FSL_ERRATUM_A007186
 988         bool
 989
 990 config SYS_FSL_ERRATUM_A007212
 991         bool
 992
 993 config SYS_FSL_ERRATUM_A007815
 994         bool
 995
 996 config SYS_FSL_ERRATUM_A007798
 997         bool
 998
 999 config SYS_FSL_ERRATUM_A007907
1000         bool
1001
1002 config SYS_FSL_ERRATUM_A008044
1003         bool
1004
1005 config SYS_FSL_ERRATUM_CPC_A002
1006         bool
1007
1008 config SYS_FSL_ERRATUM_CPC_A003
1009         bool
1010
1011 config SYS_FSL_ERRATUM_CPU_A003999
1012         bool
1013
1014 config SYS_FSL_ERRATUM_ELBC_A001
1015         bool
1016
1017 config SYS_FSL_ERRATUM_I2C_A004447
1018         bool
1019
1020 config SYS_FSL_A004447_SVR_REV
1021         hex
1022         depends on SYS_FSL_ERRATUM_I2C_A004447
1023         default 0x00 if ARCH_MPC8548
1024         default 0x10 if ARCH_P1010
1025         default 0x11 if ARCH_P1023 || ARCH_P2041 || ARCH_BSC9132
1026         default 0x20 if ARCH_P3041 || ARCH_P4080
1027
1028 config SYS_FSL_ERRATUM_IFC_A002769
1029         bool
1030
1031 config SYS_FSL_ERRATUM_IFC_A003399
1032         bool
1033
1034 config SYS_FSL_ERRATUM_NMG_CPU_A011
1035         bool
1036
1037 config SYS_FSL_ERRATUM_NMG_ETSEC129
1038         bool
1039
1040 config SYS_FSL_ERRATUM_NMG_LBC103
1041         bool
1042
1043 config SYS_FSL_ERRATUM_P1010_A003549
1044         bool
1045
1046 config SYS_FSL_ERRATUM_SATA_A001
1047         bool
1048
1049 config SYS_FSL_ERRATUM_SEC_A003571
1050         bool
1051
1052 config SYS_FSL_ERRATUM_SRIO_A004034
1053         bool
1054
1055 config SYS_FSL_ERRATUM_USB14
1056         bool
1057
1058 config SYS_P4080_ERRATUM_CPU22
1059         bool
1060
1061 config SYS_P4080_ERRATUM_PCIE_A003
1062         bool
1063
1064 config SYS_P4080_ERRATUM_SERDES8
1065         bool
1066
1067 config SYS_P4080_ERRATUM_SERDES9
1068         bool
1069
1070 config SYS_P4080_ERRATUM_SERDES_A001
1071         bool
1072
1073 config SYS_P4080_ERRATUM_SERDES_A005
1074         bool
1075
1076 config FSL_PCIE_DISABLE_ASPM
1077         bool
1078
1079 config FSL_PCIE_RESET
1080         bool
1081
1082 config SYS_FSL_QORIQ_CHASSIS1
1083         bool
1084
1085 config SYS_FSL_QORIQ_CHASSIS2
1086         bool
1087
1088 config SYS_FSL_NUM_LAWS
1089         int "Number of local access windows"
1090         depends on FSL_LAW
1091         default 32 if   ARCH_B4420      || \
1092                         ARCH_B4860      || \
1093                         ARCH_P2041      || \
1094                         ARCH_P3041      || \
1095                         ARCH_P4080      || \
1096                         ARCH_P5040      || \
1097                         ARCH_T2080      || \
1098                         ARCH_T4160      || \
1099                         ARCH_T4240
1100         default 16 if   ARCH_T1024      || \
1101                         ARCH_T1040      || \
1102                         ARCH_T1042
1103         default 12 if   ARCH_BSC9131    || \
1104                         ARCH_BSC9132    || \
1105                         ARCH_C29X       || \
1106                         ARCH_MPC8536    || \
1107                         ARCH_MPC8572    || \
1108                         ARCH_P1010      || \
1109                         ARCH_P1011      || \
1110                         ARCH_P1020      || \
1111                         ARCH_P1021      || \
1112                         ARCH_P1023      || \
1113                         ARCH_P1024      || \
1114                         ARCH_P1025      || \
1115                         ARCH_P2020
1116         default 10 if   ARCH_MPC8544    || \
1117                         ARCH_MPC8548
1118         default 8 if    ARCH_MPC8540    || \
1119                         ARCH_MPC8560
1120         help
1121                 Number of local access windows. This is fixed per SoC.
1122                 If not sure, do not change.
1123
1124 config SYS_FSL_THREADS_PER_CORE
1125         int
1126         default 2 if E6500
1127         default 1
1128
1129 config SYS_NUM_TLBCAMS
1130         int "Number of TLB CAM entries"
1131         default 64 if E500MC
1132         default 16
1133         help
1134                 Number of TLB CAM entries for Book-E chips. 64 for E500MC,
1135                 16 for other E500 SoCs.
1136
1137 config SYS_PPC64
1138         bool
1139
1140 config SYS_PPC_E500_USE_DEBUG_TLB
1141         bool
1142
1143 config FSL_IFC
1144         bool
1145
1146 config FSL_ELBC
1147         bool
1148
1149 config SYS_PPC_E500_DEBUG_TLB
1150         int "Temporary TLB entry for external debugger"
1151         depends on SYS_PPC_E500_USE_DEBUG_TLB
1152         default 0 if    ARCH_MPC8544 || ARCH_MPC8548
1153         default 1 if    ARCH_MPC8536
1154         default 2 if    ARCH_MPC8572    || \
1155                         ARCH_P1011      || \
1156                         ARCH_P1020      || \
1157                         ARCH_P1021      || \
1158                         ARCH_P1024      || \
1159                         ARCH_P1025      || \
1160                         ARCH_P2020
1161         default 3 if    ARCH_P1010      || \
1162                         ARCH_BSC9132    || \
1163                         ARCH_C29X
1164         help
1165                 Select a temporary TLB entry to be used during boot to work
1166                 around limitations in e500v1 and e500v2 external debugger
1167                 support. This reduces the portions of the boot code where
1168                 breakpoints and single stepping do not work. The value of this
1169                 symbol should be set to the TLB1 entry to be used for this
1170                 purpose. If unsure, do not change.
1171
1172 config SYS_FSL_IFC_CLK_DIV
1173         int "Divider of platform clock"
1174         depends on FSL_IFC
1175         default 2 if    ARCH_B4420      || \
1176                         ARCH_B4860      || \
1177                         ARCH_T1024      || \
1178                         ARCH_T1040      || \
1179                         ARCH_T1042      || \
1180                         ARCH_T4160      || \
1181                         ARCH_T4240
1182         default 1
1183         help
1184                 Defines divider of platform clock(clock input to
1185                 IFC controller).
1186
1187 config SYS_FSL_LBC_CLK_DIV
1188         int "Divider of platform clock"
1189         depends on FSL_ELBC || ARCH_MPC8540 || \
1190                 ARCH_MPC8548 || \
1191                 ARCH_MPC8560
1192
1193         default 2 if    ARCH_P2041      || \
1194                         ARCH_P3041      || \
1195                         ARCH_P4080      || \
1196                         ARCH_P5040
1197         default 1
1198
1199         help
1200                 Defines divider of platform clock(clock input to
1201                 eLBC controller).
1202
1203 config FSL_VIA
1204         bool
1205
1206 source "board/emulation/qemu-ppce500/Kconfig"
1207 source "board/freescale/corenet_ds/Kconfig"
1208 source "board/freescale/mpc8548cds/Kconfig"
1209 source "board/freescale/p1010rdb/Kconfig"
1210 source "board/freescale/p1_p2_rdb_pc/Kconfig"
1211 source "board/freescale/p2041rdb/Kconfig"
1212 source "board/freescale/t102xrdb/Kconfig"
1213 source "board/freescale/t104xrdb/Kconfig"
1214 source "board/freescale/t208xqds/Kconfig"
1215 source "board/freescale/t208xrdb/Kconfig"
1216 source "board/freescale/t4rdb/Kconfig"
1217 source "board/keymile/Kconfig"
1218 source "board/socrates/Kconfig"
1219 source "board/xes/xpedite520x/Kconfig"
1220 source "board/xes/xpedite537x/Kconfig"
1221 source "board/xes/xpedite550x/Kconfig"
1222 source "board/Arcturus/ucp1020/Kconfig"
1223
1224 endmenu