arch/arm/mach-rmobile/include/mach/sh_sdhi.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 /*
   3  * drivers/mmc/sh-sdhi.h
   4  *
   5  * SD/MMC driver for Renesas rmobile ARM SoCs
   6  *
   7  * Copyright (C) 2013-2017 Renesas Electronics Corporation
   8  * Copyright (C) 2008-2009 Renesas Solutions Corp.
   9  */
  10
  11 #ifndef _SH_SDHI_H
  12 #define _SH_SDHI_H
  13
  14 #define SDHI_CMD                        (0x0000 >> 1)
  15 #define SDHI_PORTSEL                    (0x0004 >> 1)
  16 #define SDHI_ARG0                       (0x0008 >> 1)
  17 #define SDHI_ARG1                       (0x000C >> 1)
  18 #define SDHI_STOP                       (0x0010 >> 1)
  19 #define SDHI_SECCNT                     (0x0014 >> 1)
  20 #define SDHI_RSP00                      (0x0018 >> 1)
  21 #define SDHI_RSP01                      (0x001C >> 1)
  22 #define SDHI_RSP02                      (0x0020 >> 1)
  23 #define SDHI_RSP03                      (0x0024 >> 1)
  24 #define SDHI_RSP04                      (0x0028 >> 1)
  25 #define SDHI_RSP05                      (0x002C >> 1)
  26 #define SDHI_RSP06                      (0x0030 >> 1)
  27 #define SDHI_RSP07                      (0x0034 >> 1)
  28 #define SDHI_INFO1                      (0x0038 >> 1)
  29 #define SDHI_INFO2                      (0x003C >> 1)
  30 #define SDHI_INFO1_MASK                 (0x0040 >> 1)
  31 #define SDHI_INFO2_MASK                 (0x0044 >> 1)
  32 #define SDHI_CLK_CTRL                   (0x0048 >> 1)
  33 #define SDHI_SIZE                       (0x004C >> 1)
  34 #define SDHI_OPTION                     (0x0050 >> 1)
  35 #define SDHI_ERR_STS1                   (0x0058 >> 1)
  36 #define SDHI_ERR_STS2                   (0x005C >> 1)
  37 #define SDHI_BUF0                       (0x0060 >> 1)
  38 #define SDHI_SDIO_MODE                  (0x0068 >> 1)
  39 #define SDHI_SDIO_INFO1                 (0x006C >> 1)
  40 #define SDHI_SDIO_INFO1_MASK            (0x0070 >> 1)
  41 #define SDHI_CC_EXT_MODE                (0x01B0 >> 1)
  42 #define SDHI_SOFT_RST                   (0x01C0 >> 1)
  43 #define SDHI_VERSION                    (0x01C4 >> 1)
  44 #define SDHI_HOST_MODE                  (0x01C8 >> 1)
  45 #define SDHI_SDIF_MODE                  (0x01CC >> 1)
  46 #define SDHI_EXT_SWAP                   (0x01E0 >> 1)
  47 #define SDHI_SD_DMACR                   (0x0324 >> 1)
  48
  49 /* SDHI CMD VALUE */
  50 #define CMD_MASK                        0x0000ffff
  51
  52 /* SDHI_PORTSEL */
  53 #define USE_1PORT                       (1 << 8) /* 1 port */
  54
  55 /* SDHI_ARG */
  56 #define ARG0_MASK                       0x0000ffff
  57 #define ARG1_MASK                       0x0000ffff
  58
  59 /* SDHI_STOP */
  60 #define STOP_SEC_ENABLE                 (1 << 8)
  61
  62 /* SDHI_INFO1 */
  63 #define INFO1_RESP_END                  (1 << 0)
  64 #define INFO1_ACCESS_END                (1 << 2)
  65 #define INFO1_CARD_RE                   (1 << 3)
  66 #define INFO1_CARD_IN                   (1 << 4)
  67 #define INFO1_ISD0CD                    (1 << 5)
  68 #define INFO1_WRITE_PRO                 (1 << 7)
  69 #define INFO1_DATA3_CARD_RE             (1 << 8)
  70 #define INFO1_DATA3_CARD_IN             (1 << 9)
  71 #define INFO1_DATA3                     (1 << 10)
  72
  73 /* SDHI_INFO2 */
  74 #define INFO2_CMD_ERROR                 (1 << 0)
  75 #define INFO2_CRC_ERROR                 (1 << 1)
  76 #define INFO2_END_ERROR                 (1 << 2)
  77 #define INFO2_TIMEOUT                   (1 << 3)
  78 #define INFO2_BUF_ILL_WRITE             (1 << 4)
  79 #define INFO2_BUF_ILL_READ              (1 << 5)
  80 #define INFO2_RESP_TIMEOUT              (1 << 6)
  81 #define INFO2_SDDAT0                    (1 << 7)
  82 #define INFO2_BRE_ENABLE                (1 << 8)
  83 #define INFO2_BWE_ENABLE                (1 << 9)
  84 #define INFO2_CBUSY                     (1 << 14)
  85 #define INFO2_ILA                       (1 << 15)
  86 #define INFO2_ALL_ERR                   (0x807f)
  87
  88 /* SDHI_INFO1_MASK */
  89 #define INFO1M_RESP_END                 (1 << 0)
  90 #define INFO1M_ACCESS_END               (1 << 2)
  91 #define INFO1M_CARD_RE                  (1 << 3)
  92 #define INFO1M_CARD_IN                  (1 << 4)
  93 #define INFO1M_DATA3_CARD_RE            (1 << 8)
  94 #define INFO1M_DATA3_CARD_IN            (1 << 9)
  95 #define INFO1M_ALL                      (0xffff)
  96 #define INFO1M_SET                      (INFO1M_RESP_END |      \
  97                                         INFO1M_ACCESS_END |     \
  98                                         INFO1M_DATA3_CARD_RE |  \
  99                                         INFO1M_DATA3_CARD_IN)
 100
 101 /* SDHI_INFO2_MASK */
 102 #define INFO2M_CMD_ERROR                (1 << 0)
 103 #define INFO2M_CRC_ERROR                (1 << 1)
 104 #define INFO2M_END_ERROR                (1 << 2)
 105 #define INFO2M_TIMEOUT                  (1 << 3)
 106 #define INFO2M_BUF_ILL_WRITE            (1 << 4)
 107 #define INFO2M_BUF_ILL_READ             (1 << 5)
 108 #define INFO2M_RESP_TIMEOUT             (1 << 6)
 109 #define INFO2M_BRE_ENABLE               (1 << 8)
 110 #define INFO2M_BWE_ENABLE               (1 << 9)
 111 #define INFO2M_ILA                      (1 << 15)
 112 #define INFO2M_ALL                      (0xffff)
 113 #define INFO2M_ALL_ERR                  (0x807f)
 114
 115 /* SDHI_CLK_CTRL */
 116 #define CLK_ENABLE                      (1 << 8)
 117
 118 /* SDHI_OPTION */
 119 #define OPT_BUS_WIDTH_M                 (5 << 13)       /* 101b (15-13bit) */
 120 #define OPT_BUS_WIDTH_1                 (4 << 13)       /* bus width = 1 bit */
 121 #define OPT_BUS_WIDTH_4                 (0 << 13)       /* bus width = 4 bit */
 122 #define OPT_BUS_WIDTH_8                 (1 << 13)       /* bus width = 8 bit */
 123
 124 /* SDHI_ERR_STS1 */
 125 #define ERR_STS1_CRC_ERROR              ((1 << 11) | (1 << 10) | (1 << 9) | \
 126                                         (1 << 8) | (1 << 5))
 127 #define ERR_STS1_CMD_ERROR              ((1 << 4) | (1 << 3) | (1 << 2) | \
 128                                         (1 << 1) | (1 << 0))
 129
 130 /* SDHI_ERR_STS2 */
 131 #define ERR_STS2_RES_TIMEOUT            (1 << 0)
 132 #define ERR_STS2_RES_STOP_TIMEOUT       ((1 << 0) | (1 << 1))
 133 #define ERR_STS2_SYS_ERROR              ((1 << 6) | (1 << 5) | (1 << 4) | \
 134                                         (1 << 3) | (1 << 2) | (1 << 1) | \
 135                                         (1 << 0))
 136
 137 /* SDHI_SDIO_MODE */
 138 #define SDIO_MODE_ON                    (1 << 0)
 139 #define SDIO_MODE_OFF                   (0 << 0)
 140
 141 /* SDHI_SDIO_INFO1 */
 142 #define SDIO_INFO1_IOIRQ                (1 << 0)
 143 #define SDIO_INFO1_EXPUB52              (1 << 14)
 144 #define SDIO_INFO1_EXWT                 (1 << 15)
 145
 146 /* SDHI_SDIO_INFO1_MASK */
 147 #define SDIO_INFO1M_CLEAR               ((1 << 1) | (1 << 2))
 148 #define SDIO_INFO1M_ON                  ((1 << 15) | (1 << 14) | (1 << 2) | \
 149                                          (1 << 1) | (1 << 0))
 150
 151 /* SDHI_EXT_SWAP */
 152 #define SET_SWAP                        ((1 << 6) | (1 << 7))   /* SWAP */
 153
 154 /* SDHI_SOFT_RST */
 155 #define SOFT_RST_ON                     (0 << 0)
 156 #define SOFT_RST_OFF                    (1 << 0)
 157
 158 #define CLKDEV_SD_DATA                  25000000        /* 25 MHz */
 159 #define CLKDEV_HS_DATA                  50000000        /* 50 MHz */
 160 #define CLKDEV_MMC_DATA                 20000000        /* 20MHz */
 161 #define CLKDEV_INIT                     400000          /* 100 - 400 KHz */
 162
 163 /* For quirk */
 164 #define SH_SDHI_QUIRK_16BIT_BUF         BIT(0)
 165 #define SH_SDHI_QUIRK_64BIT_BUF         BIT(1)
 166
 167 int sh_sdhi_init(unsigned long addr, int ch, unsigned long quirks);
 168
 169 #endif /* _SH_SDHI_H */