arch/arm/mach-davinci/da850_pinmux.c

   1 /*
   2  * Pinmux configurations for the DA850 SoCs
   3  *
   4  * Copyright (C) 2011 OMICRON electronics GmbH
   5  *
   6  * SPDX-License-Identifier:     GPL-2.0+
   7  */
   8
   9 #include <common.h>
  10 #include <asm/arch/davinci_misc.h>
  11 #include <asm/arch/hardware.h>
  12 #include <asm/arch/pinmux_defs.h>
  13
  14 /* SPI pin muxer settings */
  15 const struct pinmux_config spi0_pins_base[] = {
  16         { pinmux(3), 1, 0 }, /* SPI0_CLK */
  17         { pinmux(3), 1, 2 }, /* SPI0_SOMI */
  18         { pinmux(3), 1, 3 }, /* SPI0_SIMO */
  19 };
  20
  21 const struct pinmux_config spi0_pins_scs0[] = {
  22         { pinmux(4), 1, 1 }, /* SPI0_SCS[0] */
  23 };
  24
  25 const struct pinmux_config spi1_pins_base[] = {
  26         { pinmux(5), 1, 2 }, /* SPI1_CLK */
  27         { pinmux(5), 1, 4 }, /* SPI1_SOMI */
  28         { pinmux(5), 1, 5 }, /* SPI1_SIMO */
  29 };
  30
  31 const struct pinmux_config spi1_pins_scs0[] = {
  32         { pinmux(5), 1, 1 }, /* SPI1_SCS[0] */
  33 };
  34
  35 /* UART pin muxer settings */
  36 const struct pinmux_config uart0_pins_txrx[] = {
  37         { pinmux(3), 2, 4 }, /* UART0_RXD */
  38         { pinmux(3), 2, 5 }, /* UART0_TXD */
  39 };
  40
  41 const struct pinmux_config uart0_pins_rtscts[] = {
  42         { pinmux(3), 2, 6 },
  43         { pinmux(3), 2, 7 },
  44 };
  45
  46 const struct pinmux_config uart1_pins_txrx[] = {
  47         { pinmux(4), 2, 6 }, /* UART1_RXD */
  48         { pinmux(4), 2, 7 }, /* UART1_TXD */
  49 };
  50
  51 const struct pinmux_config uart2_pins_txrx[] = {
  52         { pinmux(4), 2, 4 }, /* UART2_RXD */
  53         { pinmux(4), 2, 5 }, /* UART2_TXD */
  54 };
  55
  56 const struct pinmux_config uart2_pins_rtscts[] = {
  57         { pinmux(0), 4, 6 }, /* UART2_RTS */
  58         { pinmux(0), 4, 7 }, /* UART2_CTS */
  59 };
  60
  61 /* EMAC pin muxer settings*/
  62 const struct pinmux_config emac_pins_rmii[] = {
  63         { pinmux(14), 8, 2 }, /* RMII_TXD[1] */
  64         { pinmux(14), 8, 3 }, /* RMII_TXD[0] */
  65         { pinmux(14), 8, 4 }, /* RMII_TXEN */
  66         { pinmux(14), 8, 5 }, /* RMII_RXD[1] */
  67         { pinmux(14), 8, 6 }, /* RMII_RXD[0] */
  68         { pinmux(14), 8, 7 }, /* RMII_RXER */
  69         { pinmux(15), 0, 0 }, /* RMII_MHz_50_CLK */
  70         { pinmux(15), 8, 1 }, /* RMII_CRS_DV */
  71 };
  72
  73 const struct pinmux_config emac_pins_mii[] = {
  74         { pinmux(2), 8, 1 }, /* MII_TXEN */
  75         { pinmux(2), 8, 2 }, /* MII_TXCLK */
  76         { pinmux(2), 8, 3 }, /* MII_COL */
  77         { pinmux(2), 8, 4 }, /* MII_TXD[3] */
  78         { pinmux(2), 8, 5 }, /* MII_TXD[2] */
  79         { pinmux(2), 8, 6 }, /* MII_TXD[1] */
  80         { pinmux(2), 8, 7 }, /* MII_TXD[0] */
  81         { pinmux(3), 8, 0 }, /* MII_RXCLK */
  82         { pinmux(3), 8, 1 }, /* MII_RXDV */
  83         { pinmux(3), 8, 2 }, /* MII_RXER */
  84         { pinmux(3), 8, 3 }, /* MII_CRS */
  85         { pinmux(3), 8, 4 }, /* MII_RXD[3] */
  86         { pinmux(3), 8, 5 }, /* MII_RXD[2] */
  87         { pinmux(3), 8, 6 }, /* MII_RXD[1] */
  88         { pinmux(3), 8, 7 }, /* MII_RXD[0] */
  89 };
  90
  91 const struct pinmux_config emac_pins_mdio[] = {
  92         { pinmux(4), 8, 0 }, /* MDIO_CLK */
  93         { pinmux(4), 8, 1 }, /* MDIO_D */
  94 };
  95
  96 /* I2C pin muxer settings */
  97 const struct pinmux_config i2c0_pins[] = {
  98         { pinmux(4), 2, 2 }, /* I2C0_SCL */
  99         { pinmux(4), 2, 3 }, /* I2C0_SDA */
 100 };
 101
 102 const struct pinmux_config i2c1_pins[] = {
 103         { pinmux(4), 4, 4 }, /* I2C1_SCL */
 104         { pinmux(4), 4, 5 }, /* I2C1_SDA */
 105 };
 106
 107 /* EMIFA pin muxer settings */
 108 const struct pinmux_config emifa_pins_cs2[] = {
 109         { pinmux(7), 1, 0 }, /* EMA_CS2 */
 110 };
 111
 112 const struct pinmux_config emifa_pins_cs3[] = {
 113         { pinmux(7), 1, 1 }, /* EMA_CS[3] */
 114 };
 115
 116 const struct pinmux_config emifa_pins_cs4[] = {
 117         { pinmux(7), 1, 2 }, /* EMA_CS[4] */
 118 };
 119
 120 const struct pinmux_config emifa_pins_nand[] = {
 121         { pinmux(7), 1, 4 },  /* EMA_WE */
 122         { pinmux(7), 1, 5 },  /* EMA_OE */
 123         { pinmux(9), 1, 0 },  /* EMA_D[7] */
 124         { pinmux(9), 1, 1 },  /* EMA_D[6] */
 125         { pinmux(9), 1, 2 },  /* EMA_D[5] */
 126         { pinmux(9), 1, 3 },  /* EMA_D[4] */
 127         { pinmux(9), 1, 4 },  /* EMA_D[3] */
 128         { pinmux(9), 1, 5 },  /* EMA_D[2] */
 129         { pinmux(9), 1, 6 },  /* EMA_D[1] */
 130         { pinmux(9), 1, 7 },  /* EMA_D[0] */
 131         { pinmux(12), 1, 5 }, /* EMA_A[2] */
 132         { pinmux(12), 1, 6 }, /* EMA_A[1] */
 133 };
 134
 135 /* NOR pin muxer settings */
 136 const struct pinmux_config emifa_pins_nor[] = {
 137         { pinmux(5), 1, 6 },  /* EMA_BA[1] */
 138         { pinmux(6), 1, 6 },  /* EMA_WAIT[1] */
 139         { pinmux(7), 1, 4 },  /* EMA_WE */
 140         { pinmux(7), 1, 5 },  /* EMA_OE */
 141         { pinmux(8), 1, 0 },  /* EMA_D[15] */
 142         { pinmux(8), 1, 1 },  /* EMA_D[14] */
 143         { pinmux(8), 1, 2 },  /* EMA_D[13] */
 144         { pinmux(8), 1, 3 },  /* EMA_D[12] */
 145         { pinmux(8), 1, 4 },  /* EMA_D[11] */
 146         { pinmux(8), 1, 5 },  /* EMA_D[10] */
 147         { pinmux(8), 1, 6 },  /* EMA_D[9] */
 148         { pinmux(8), 1, 7 },  /* EMA_D[8] */
 149         { pinmux(9), 1, 0 },  /* EMA_D[7] */
 150         { pinmux(9), 1, 1 },  /* EMA_D[6] */
 151         { pinmux(9), 1, 2 },  /* EMA_D[5] */
 152         { pinmux(9), 1, 3 },  /* EMA_D[4] */
 153         { pinmux(9), 1, 4 },  /* EMA_D[3] */
 154         { pinmux(9), 1, 5 },  /* EMA_D[2] */
 155         { pinmux(9), 1, 6 },  /* EMA_D[1] */
 156         { pinmux(9), 1, 7 },  /* EMA_D[0] */
 157         { pinmux(10), 1, 1 }, /* EMA_A[22] */
 158         { pinmux(10), 1, 2 }, /* EMA_A[21] */
 159         { pinmux(10), 1, 3 }, /* EMA_A[20] */
 160         { pinmux(10), 1, 4 }, /* EMA_A[19] */
 161         { pinmux(10), 1, 5 }, /* EMA_A[18] */
 162         { pinmux(10), 1, 6 }, /* EMA_A[17] */
 163         { pinmux(10), 1, 7 }, /* EMA_A[16] */
 164         { pinmux(11), 1, 0 }, /* EMA_A[15] */
 165         { pinmux(11), 1, 1 }, /* EMA_A[14] */
 166         { pinmux(11), 1, 2 }, /* EMA_A[13] */
 167         { pinmux(11), 1, 3 }, /* EMA_A[12] */
 168         { pinmux(11), 1, 4 }, /* EMA_A[11] */
 169         { pinmux(11), 1, 5 }, /* EMA_A[10] */
 170         { pinmux(11), 1, 6 }, /* EMA_A[9] */
 171         { pinmux(11), 1, 7 }, /* EMA_A[8] */
 172         { pinmux(12), 1, 0 }, /* EMA_A[7] */
 173         { pinmux(12), 1, 1 }, /* EMA_A[6] */
 174         { pinmux(12), 1, 2 }, /* EMA_A[5] */
 175         { pinmux(12), 1, 3 }, /* EMA_A[4] */
 176         { pinmux(12), 1, 4 }, /* EMA_A[3] */
 177         { pinmux(12), 1, 5 }, /* EMA_A[2] */
 178         { pinmux(12), 1, 6 }, /* EMA_A[1] */
 179         { pinmux(12), 1, 7 }, /* EMA_A[0] */
 180 };
 181
 182 /* MMC0 pin muxer settings */
 183 const struct pinmux_config mmc0_pins[] = {
 184         { pinmux(10), 2, 0 },   /* MMCSD0_CLK */
 185         { pinmux(10), 2, 1 },   /* MMCSD0_CMD */
 186         { pinmux(10), 2, 2 },   /* MMCSD0_DAT_0 */
 187         { pinmux(10), 2, 3 },   /* MMCSD0_DAT_1 */
 188         { pinmux(10), 2, 4 },   /* MMCSD0_DAT_2 */
 189         { pinmux(10), 2, 5 },   /* MMCSD0_DAT_3 */
 190         /* DA850 supports only 4-bit mode, remaining pins are not configured */
 191 };