arch/arm/cpu/armv8/fsl-layerscape/spl.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright 2014-2015 Freescale Semiconductor, Inc.
   4  */
   5
   6 #include <common.h>
   7 #include <clock_legacy.h>
   8 #include <cpu_func.h>
   9 #include <debug_uart.h>
  10 #include <env.h>
  11 #include <hang.h>
  12 #include <image.h>
  13 #include <init.h>
  14 #include <log.h>
  15 #include <semihosting.h>
  16 #include <spl.h>
  17 #include <asm/cache.h>
  18 #include <asm/global_data.h>
  19 #include <asm/io.h>
  20 #include <fsl_ifc.h>
  21 #include <i2c.h>
  22 #include <fsl_csu.h>
  23 #include <asm/arch/fdt.h>
  24 #include <asm/arch/ppa.h>
  25 #include <asm/arch/soc.h>
  26
  27 DECLARE_GLOBAL_DATA_PTR;
  28
  29 u32 spl_boot_device(void)
  30 {
  31         if (semihosting_enabled())
  32                 return BOOT_DEVICE_SMH;
  33 #ifdef CONFIG_SPL_MMC
  34         return BOOT_DEVICE_MMC1;
  35 #endif
  36 #ifdef CONFIG_SPL_NAND_SUPPORT
  37         return BOOT_DEVICE_NAND;
  38 #endif
  39 #ifdef CONFIG_QSPI_BOOT
  40         return BOOT_DEVICE_NOR;
  41 #endif
  42         return 0;
  43 }
  44
  45 #ifdef CONFIG_SPL_BUILD
  46
  47 void spl_board_init(void)
  48 {
  49 #if defined(CONFIG_NXP_ESBC) && defined(CONFIG_FSL_LSCH2)
  50         /*
  51          * In case of Secure Boot, the IBR configures the SMMU
  52          * to allow only Secure transactions.
  53          * SMMU must be reset in bypass mode.
  54          * Set the ClientPD bit and Clear the USFCFG Bit
  55         */
  56         u32 val;
  57         val = (in_le32(SMMU_SCR0) | SCR0_CLIENTPD_MASK) & ~(SCR0_USFCFG_MASK);
  58         out_le32(SMMU_SCR0, val);
  59         val = (in_le32(SMMU_NSCR0) | SCR0_CLIENTPD_MASK) & ~(SCR0_USFCFG_MASK);
  60         out_le32(SMMU_NSCR0, val);
  61 #endif
  62 #ifdef CONFIG_LAYERSCAPE_NS_ACCESS
  63         enable_layerscape_ns_access();
  64 #endif
  65 #ifdef CONFIG_SPL_FSL_LS_PPA
  66         ppa_init();
  67 #endif
  68 }
  69
  70 void tzpc_init(void)
  71 {
  72         /*
  73          * Mark the whole OCRAM as non-secure, otherwise DMA devices cannot
  74          * access it. This is for example necessary for MMC boot.
  75          */
  76 #ifdef TZPCR0SIZE_BASE
  77         out_le32(TZPCR0SIZE_BASE, 0);
  78 #endif
  79 }
  80
  81 void board_init_f(ulong dummy)
  82 {
  83         int ret;
  84
  85         icache_enable();
  86         tzpc_init();
  87
  88         /* Clear global data */
  89         memset((void *)gd, 0, sizeof(gd_t));
  90         if (IS_ENABLED(CONFIG_DEBUG_UART))
  91                 debug_uart_init();
  92         board_early_init_f();
  93         ret = spl_early_init();
  94         if (ret) {
  95                 debug("spl_early_init() failed: %d\n", ret);
  96                 hang();
  97         }
  98         timer_init();
  99 #ifdef CONFIG_ARCH_LS2080A
 100         env_init();
 101 #endif
 102         get_clocks();
 103
 104         preloader_console_init();
 105         spl_set_bd();
 106
 107 #if CONFIG_IS_ENABLED(SYS_I2C_LEGACY)
 108 #ifdef CONFIG_SPL_I2C
 109         i2c_init_all();
 110 #endif
 111 #endif
 112 #if defined(CONFIG_VID) && (defined(CONFIG_ARCH_LS1088A) || \
 113                             defined(CONFIG_ARCH_LX2160A) || \
 114                             defined(CONFIG_ARCH_LX2162A))
 115         init_func_vid();
 116 #endif
 117         dram_init();
 118 #ifdef CONFIG_SPL_FSL_LS_PPA
 119 #ifndef CFG_SYS_MEM_RESERVE_SECURE
 120 #error Need secure RAM for PPA
 121 #endif
 122         /*
 123          * Secure memory location is determined in dram_init_banksize().
 124          * gd->ram_size is deducted by the size of secure ram.
 125          */
 126         dram_init_banksize();
 127
 128         /*
 129          * After dram_init_bank_size(), we know U-Boot only uses the first
 130          * memory bank regardless how big the memory is.
 131          */
 132         gd->ram_top = gd->bd->bi_dram[0].start + gd->bd->bi_dram[0].size;
 133
 134         /*
 135          * If PPA is loaded, U-Boot will resume running at EL2.
 136          * Cache and MMU will be enabled. Need a place for TLB.
 137          * U-Boot will be relocated to the end of available memory
 138          * in first bank. At this point, we cannot know how much
 139          * memory U-Boot uses. Put TLB table lower by SPL_TLB_SETBACK
 140          * to avoid overlapping. As soon as the RAM version U-Boot sets
 141          * up new MMU, this space is no longer needed.
 142          */
 143         gd->ram_top -= SPL_TLB_SETBACK;
 144         gd->arch.tlb_size = PGTABLE_SIZE;
 145         gd->arch.tlb_addr = (gd->ram_top - gd->arch.tlb_size) & ~(0x10000 - 1);
 146         gd->arch.tlb_allocated = gd->arch.tlb_addr;
 147 #endif  /* CONFIG_SPL_FSL_LS_PPA */
 148 #if defined(CONFIG_QSPI_AHB_INIT) && defined(CONFIG_QSPI_BOOT)
 149         qspi_ahb_init();
 150 #endif
 151 }
 152
 153 #ifdef CONFIG_SPL_OS_BOOT
 154 /*
 155  * Return
 156  * 0 if booting into OS is selected
 157  * 1 if booting into U-Boot is selected
 158  */
 159 int spl_start_uboot(void)
 160 {
 161         env_init();
 162         if (env_get_yesno("boot_os") != 0)
 163                 return 0;
 164
 165         return 1;
 166 }
 167 #endif  /* CONFIG_SPL_OS_BOOT */
 168 #endif /* CONFIG_SPL_BUILD */