arch/arm/cpu/armv8/fsl-layerscape/Kconfig

   1 config ARCH_LS1012A
   2         bool
   3         select ARMV8_SET_SMPEN
   4         select ARM_ERRATA_855873 if !TFABOOT
   5         select FSL_LAYERSCAPE
   6         select FSL_LSCH2
   7         select GICV2
   8         select SKIP_LOWLEVEL_INIT
   9         select SYS_FSL_SRDS_1
  10         select SYS_HAS_SERDES
  11         select SYS_FSL_DDR_BE
  12         select SYS_FSL_MMDC
  13         select SYS_FSL_ERRATUM_A010315 if PCIE_LAYERSCAPE
  14         select SYS_FSL_ERRATUM_A009798
  15         select SYS_FSL_ERRATUM_A008997
  16         select SYS_FSL_ERRATUM_A009007
  17         select SYS_FSL_ERRATUM_A009008
  18         select ARCH_EARLY_INIT_R
  19         select BOARD_EARLY_INIT_F
  20         select SYS_I2C_MXC
  21         select SYS_I2C_MXC_I2C1 if !DM_I2C
  22         select SYS_I2C_MXC_I2C2 if !DM_I2C
  23         imply PANIC_HANG
  24         imply TIMESTAMP
  25
  26 config ARCH_LS1028A
  27         bool
  28         select ARMV8_SET_SMPEN
  29         select FSL_LAYERSCAPE
  30         select FSL_LSCH3
  31         select GICV3
  32         select NXP_LSCH3_2
  33         select SYS_FSL_HAS_CCI400
  34         select SYS_FSL_SRDS_1
  35         select SYS_HAS_SERDES
  36         select SYS_FSL_DDR
  37         select SYS_FSL_DDR_LE
  38         select SYS_FSL_DDR_VER_50
  39         select SYS_FSL_HAS_DDR3
  40         select SYS_FSL_HAS_DDR4
  41         select SYS_FSL_HAS_SEC
  42         select SYS_FSL_SEC_COMPAT_5
  43         select SYS_FSL_SEC_LE
  44         select FSL_TZASC_1
  45         select FSL_TZPC_BP147
  46         select ARCH_EARLY_INIT_R
  47         select BOARD_EARLY_INIT_F
  48         select SYS_I2C_MXC
  49         select SYS_FSL_ERRATUM_A008997
  50         select SYS_FSL_ERRATUM_A009007
  51         select SYS_FSL_ERRATUM_A008514 if !TFABOOT
  52         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
  53         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
  54         select SYS_FSL_ERRATUM_A050382
  55         select SYS_FSL_ERRATUM_A011334
  56         select SYS_FSL_ESDHC_UNRELIABLE_PULSE_DETECTION_WORKAROUND
  57         select RESV_RAM if GIC_V3_ITS
  58         imply PANIC_HANG
  59
  60 config ARCH_LS1043A
  61         bool
  62         select ARMV8_SET_SMPEN
  63         select ARM_ERRATA_855873 if !TFABOOT
  64         select FSL_IFC if TFABOOT || (!QSPI_BOOT && !SD_BOOT_QSPI)
  65         select FSL_LAYERSCAPE
  66         select FSL_LSCH2
  67         select GICV2
  68         select HAS_FSL_XHCI_USB if USB_HOST
  69         select SKIP_LOWLEVEL_INIT
  70         select SYS_FSL_SRDS_1
  71         select SYS_HAS_SERDES
  72         select SYS_FSL_DDR
  73         select SYS_FSL_DDR_BE
  74         select SYS_FSL_DDR_VER_50
  75         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
  76         select SYS_FSL_ERRATUM_A008997
  77         select SYS_FSL_ERRATUM_A009007
  78         select SYS_FSL_ERRATUM_A009008
  79         select SYS_FSL_ERRATUM_A009660 if !TFABOOT
  80         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
  81         select SYS_FSL_ERRATUM_A009798
  82         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
  83         select SYS_FSL_ERRATUM_A010315 if PCIE_LAYERSCAPE
  84         select SYS_FSL_ERRATUM_A010539
  85         select SYS_FSL_HAS_DDR3
  86         select SYS_FSL_HAS_DDR4
  87         select ARCH_EARLY_INIT_R
  88         select BOARD_EARLY_INIT_F
  89         select SYS_I2C_MXC
  90         select SYS_I2C_MXC_I2C1 if !DM_I2C
  91         select SYS_I2C_MXC_I2C2 if !DM_I2C
  92         select SYS_I2C_MXC_I2C3 if !DM_I2C
  93         select SYS_I2C_MXC_I2C4 if !DM_I2C
  94         imply CMD_PCI
  95         imply ID_EEPROM
  96
  97 config ARCH_LS1046A
  98         bool
  99         select ARMV8_SET_SMPEN
 100         select FSL_IFC if TFABOOT || (!QSPI_BOOT && !SD_BOOT_QSPI)
 101         select FSL_LAYERSCAPE
 102         select FSL_LSCH2
 103         select GICV2
 104         select HAS_FSL_XHCI_USB if USB_HOST
 105         select SKIP_LOWLEVEL_INIT
 106         select SYS_FSL_SRDS_1
 107         select SYS_HAS_SERDES
 108         select SYS_FSL_DDR
 109         select SYS_FSL_DDR_BE
 110         select SYS_FSL_DDR_VER_50
 111         select SYS_FSL_ERRATUM_A008336 if !TFABOOT
 112         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 113         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
 114         select SYS_FSL_ERRATUM_A008997
 115         select SYS_FSL_ERRATUM_A009007
 116         select SYS_FSL_ERRATUM_A009008
 117         select SYS_FSL_ERRATUM_A009798
 118         select SYS_FSL_ERRATUM_A009801
 119         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 120         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 121         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 122         select SYS_FSL_ERRATUM_A010539
 123         select SYS_FSL_HAS_DDR4
 124         select SYS_FSL_SRDS_2
 125         select ARCH_EARLY_INIT_R
 126         select BOARD_EARLY_INIT_F
 127         select SYS_I2C_MXC
 128         select SYS_I2C_MXC_I2C1 if !DM_I2C
 129         select SYS_I2C_MXC_I2C2 if !DM_I2C
 130         select SYS_I2C_MXC_I2C3 if !DM_I2C
 131         select SYS_I2C_MXC_I2C4 if !DM_I2C
 132         imply ID_EEPROM
 133         imply SCSI
 134         imply SCSI_AHCI
 135         imply SPL_SYS_I2C_LEGACY
 136
 137 config ARCH_LS1088A
 138         bool
 139         select ARMV8_SET_SMPEN
 140         select ARM_ERRATA_855873 if !TFABOOT
 141         select FSL_IFC
 142         select FSL_LAYERSCAPE
 143         select FSL_LSCH3
 144         select GICV3
 145         select SKIP_LOWLEVEL_INIT
 146         select SYS_FSL_SRDS_1
 147         select SYS_HAS_SERDES
 148         select SYS_FSL_DDR
 149         select SYS_FSL_DDR_LE
 150         select SYS_FSL_DDR_VER_50
 151         select SYS_FSL_EC1
 152         select SYS_FSL_EC2
 153         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 154         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 155         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 156         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 157         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
 158         select SYS_FSL_ERRATUM_A009007
 159         select SYS_FSL_HAS_CCI400
 160         select SYS_FSL_HAS_DDR4
 161         select SYS_FSL_HAS_RGMII
 162         select SYS_FSL_HAS_SEC
 163         select SYS_FSL_SEC_COMPAT_5
 164         select SYS_FSL_SEC_LE
 165         select SYS_FSL_SRDS_1
 166         select SYS_FSL_SRDS_2
 167         select FSL_TZASC_1
 168         select FSL_TZASC_400
 169         select FSL_TZPC_BP147
 170         select ARCH_EARLY_INIT_R
 171         select BOARD_EARLY_INIT_F
 172         select SYS_I2C_MXC
 173         select SYS_I2C_MXC_I2C1 if !TFABOOT
 174         select SYS_I2C_MXC_I2C2 if !TFABOOT
 175         select SYS_I2C_MXC_I2C3 if !TFABOOT
 176         select SYS_I2C_MXC_I2C4 if !TFABOOT
 177         select RESV_RAM if GIC_V3_ITS
 178         imply ID_EEPROM
 179         imply SCSI
 180         imply SPL_SYS_I2C_LEGACY
 181         imply PANIC_HANG
 182
 183 config ARCH_LS2080A
 184         bool
 185         select ARMV8_SET_SMPEN
 186         select ARM_ERRATA_826974
 187         select ARM_ERRATA_828024
 188         select ARM_ERRATA_829520
 189         select ARM_ERRATA_833471
 190         select FSL_IFC
 191         select FSL_LAYERSCAPE
 192         select FSL_LSCH3
 193         select GICV3
 194         select SKIP_LOWLEVEL_INIT
 195         select SYS_FSL_SRDS_1
 196         select SYS_HAS_SERDES
 197         select SYS_FSL_DDR
 198         select SYS_FSL_DDR_LE
 199         select SYS_FSL_DDR_VER_50
 200         select SYS_FSL_HAS_CCN504
 201         select SYS_FSL_HAS_DP_DDR
 202         select SYS_FSL_HAS_SEC
 203         select SYS_FSL_HAS_DDR4
 204         select SYS_FSL_SEC_COMPAT_5
 205         select SYS_FSL_SEC_LE
 206         select SYS_FSL_SRDS_2
 207         select FSL_TZASC_1
 208         select FSL_TZASC_2
 209         select FSL_TZASC_400
 210         select FSL_TZPC_BP147
 211         select SYS_FSL_ERRATUM_A008336 if !TFABOOT
 212         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 213         select SYS_FSL_ERRATUM_A008514 if !TFABOOT
 214         select SYS_FSL_ERRATUM_A008585
 215         select SYS_FSL_ERRATUM_A008997
 216         select SYS_FSL_ERRATUM_A009007
 217         select SYS_FSL_ERRATUM_A009008
 218         select SYS_FSL_ERRATUM_A009635
 219         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
 220         select SYS_FSL_ERRATUM_A009798
 221         select SYS_FSL_ERRATUM_A009801
 222         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 223         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 224         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 225         select SYS_FSL_ERRATUM_A009203
 226         select ARCH_EARLY_INIT_R
 227         select BOARD_EARLY_INIT_F
 228         select SYS_I2C_MXC
 229         select SYS_I2C_MXC_I2C1 if !TFABOOT
 230         select SYS_I2C_MXC_I2C2 if !TFABOOT
 231         select SYS_I2C_MXC_I2C3 if !TFABOOT
 232         select SYS_I2C_MXC_I2C4 if !TFABOOT
 233         select RESV_RAM if GIC_V3_ITS
 234         imply DISTRO_DEFAULTS
 235         imply ID_EEPROM
 236         imply PANIC_HANG
 237         imply SPL_SYS_I2C_LEGACY
 238
 239 config ARCH_LX2162A
 240         bool
 241         select ARMV8_SET_SMPEN
 242         select FSL_DDR_BIST
 243         select FSL_DDR_INTERACTIVE
 244         select FSL_LAYERSCAPE
 245         select FSL_LSCH3
 246         select FSL_TZPC_BP147
 247         select GICV3
 248         select NXP_LSCH3_2
 249         select SYS_HAS_SERDES
 250         select SYS_FSL_SRDS_1
 251         select SYS_FSL_SRDS_2
 252         select SYS_FSL_DDR
 253         select SYS_FSL_DDR_LE
 254         select SYS_FSL_DDR_VER_50
 255         select SYS_FSL_EC1
 256         select SYS_FSL_EC2
 257         select SYS_FSL_ERRATUM_A050204
 258         select SYS_FSL_ERRATUM_A011334
 259         select SYS_FSL_ESDHC_UNRELIABLE_PULSE_DETECTION_WORKAROUND
 260         select SYS_FSL_HAS_RGMII
 261         select SYS_FSL_HAS_SEC
 262         select SYS_FSL_HAS_CCN508
 263         select SYS_FSL_HAS_DDR4
 264         select SYS_FSL_SEC_COMPAT_5
 265         select SYS_FSL_SEC_LE
 266         select SYS_PCI_64BIT if PCI
 267         select ARCH_EARLY_INIT_R
 268         select BOARD_EARLY_INIT_F
 269         select SYS_I2C_MXC
 270         select RESV_RAM if GIC_V3_ITS
 271         imply DISTRO_DEFAULTS
 272         imply PANIC_HANG
 273         imply SCSI
 274         imply SCSI_AHCI
 275         imply SPL_SYS_I2C_LEGACY
 276
 277 config ARCH_LX2160A
 278         bool
 279         select ARMV8_SET_SMPEN
 280         select FSL_DDR_BIST
 281         select FSL_DDR_INTERACTIVE
 282         select FSL_LAYERSCAPE
 283         select FSL_LSCH3
 284         select FSL_TZPC_BP147
 285         select GICV3
 286         select HAS_FSL_XHCI_USB if USB_HOST
 287         select NXP_LSCH3_2
 288         select SYS_HAS_SERDES
 289         select SYS_FSL_SRDS_1
 290         select SYS_FSL_SRDS_2
 291         select SYS_NXP_SRDS_3
 292         select SYS_FSL_DDR
 293         select SYS_FSL_DDR_LE
 294         select SYS_FSL_DDR_VER_50
 295         select SYS_FSL_EC1
 296         select SYS_FSL_EC2
 297         select SYS_FSL_ERRATUM_A050204
 298         select SYS_FSL_ERRATUM_A011334
 299         select SYS_FSL_ESDHC_UNRELIABLE_PULSE_DETECTION_WORKAROUND
 300         select SYS_FSL_HAS_RGMII
 301         select SYS_FSL_HAS_SEC
 302         select SYS_FSL_HAS_CCN508
 303         select SYS_FSL_HAS_DDR4
 304         select SYS_FSL_SEC_COMPAT_5
 305         select SYS_FSL_SEC_LE
 306         select SYS_PCI_64BIT if PCI
 307         select ARCH_EARLY_INIT_R
 308         select BOARD_EARLY_INIT_F
 309         select SYS_I2C_MXC
 310         select RESV_RAM if GIC_V3_ITS
 311         imply DISTRO_DEFAULTS
 312         imply ID_EEPROM
 313         imply PANIC_HANG
 314         imply SCSI
 315         imply SCSI_AHCI
 316         imply SPL_SYS_I2C_LEGACY
 317
 318 config FSL_LSCH2
 319         bool
 320         select SKIP_LOWLEVEL_INIT
 321         select SYS_FSL_HAS_CCI400
 322         select SYS_FSL_HAS_SEC
 323         select SYS_FSL_SEC_COMPAT_5
 324         select SYS_FSL_SEC_BE
 325
 326 config FSL_LSCH3
 327         select ARCH_MISC_INIT
 328         bool
 329
 330 config NXP_LSCH3_2
 331         bool
 332
 333 menu "Layerscape architecture"
 334         depends on FSL_LSCH2 || FSL_LSCH3
 335
 336 config FSL_LAYERSCAPE
 337         bool
 338
 339 config HAS_FEATURE_GIC64K_ALIGN
 340         bool
 341         default y if ARCH_LS1043A
 342
 343 config HAS_FEATURE_ENHANCED_MSI
 344         bool
 345         default y if ARCH_LS1043A
 346
 347 menu "Layerscape PPA"
 348 config FSL_LS_PPA
 349         bool "FSL Layerscape PPA firmware support"
 350         depends on !ARMV8_PSCI
 351         select ARMV8_SEC_FIRMWARE_SUPPORT
 352         select SEC_FIRMWARE_ARMV8_PSCI
 353         select ARMV8_SEC_FIRMWARE_ERET_ADDR_REVERT if FSL_LSCH2
 354         help
 355           The FSL Primary Protected Application (PPA) is a software component
 356           which is loaded during boot stage, and then remains resident in RAM
 357           and runs in the TrustZone after boot.
 358           Say y to enable it.
 359
 360 config SPL_FSL_LS_PPA
 361         bool "FSL Layerscape PPA firmware support for SPL build"
 362         depends on !ARMV8_PSCI
 363         select SPL_ARMV8_SEC_FIRMWARE_SUPPORT
 364         select SEC_FIRMWARE_ARMV8_PSCI
 365         select ARMV8_SEC_FIRMWARE_ERET_ADDR_REVERT if FSL_LSCH2
 366         help
 367           The FSL Primary Protected Application (PPA) is a software component
 368           which is loaded during boot stage, and then remains resident in RAM
 369           and runs in the TrustZone after boot. This is to load PPA during SPL
 370           stage instead of the RAM version of U-Boot. Once PPA is initialized,
 371           the rest of U-Boot (including RAM version) runs at EL2.
 372 choice
 373         prompt "FSL Layerscape PPA firmware loading-media select"
 374         depends on FSL_LS_PPA
 375         default SYS_LS_PPA_FW_IN_MMC if SD_BOOT
 376         default SYS_LS_PPA_FW_IN_NAND if NAND_BOOT
 377         default SYS_LS_PPA_FW_IN_XIP
 378
 379 config SYS_LS_PPA_FW_IN_XIP
 380         bool "XIP"
 381         help
 382           Say Y here if the PPA firmware locate at XIP flash, such
 383           as NOR or QSPI flash.
 384
 385 config SYS_LS_PPA_FW_IN_MMC
 386         bool "eMMC or SD Card"
 387         help
 388           Say Y here if the PPA firmware locate at eMMC/SD card.
 389
 390 config SYS_LS_PPA_FW_IN_NAND
 391         bool "NAND"
 392         help
 393           Say Y here if the PPA firmware locate at NAND flash.
 394
 395 endchoice
 396
 397 config LS_PPA_ESBC_HDR_SIZE
 398         hex "Length of PPA ESBC header"
 399         depends on FSL_LS_PPA && CHAIN_OF_TRUST && !SYS_LS_PPA_FW_IN_XIP
 400         default 0x2000
 401         help
 402           Length (in bytes) of PPA ESBC header to be copied from MMC/SD or
 403           NAND to memory to validate PPA image.
 404
 405 endmenu
 406
 407 config SYS_FSL_ERRATUM_A008997
 408         bool "Workaround for USB PHY erratum A008997"
 409
 410 config SYS_FSL_ERRATUM_A009007
 411         bool
 412         help
 413           Workaround for USB PHY erratum A009007
 414
 415 config SYS_FSL_ERRATUM_A009008
 416         bool "Workaround for USB PHY erratum A009008"
 417
 418 config SYS_FSL_ERRATUM_A009798
 419         bool "Workaround for USB PHY erratum A009798"
 420
 421 config SYS_FSL_ERRATUM_A050204
 422         bool "Workaround for USB PHY erratum A050204"
 423         help
 424           USB3.0 Receiver needs to enable fixed equalization
 425           for each of PHY instances in an SOC. This is similar
 426           to erratum A-009007, but this one is for LX2160A and LX2162A,
 427           and the register value is different.
 428
 429 config SYS_FSL_ERRATUM_A010315
 430         bool "Workaround for PCIe erratum A010315"
 431
 432 config SYS_FSL_ERRATUM_A010539
 433         bool "Workaround for PIN MUX erratum A010539"
 434
 435 config MAX_CPUS
 436         int "Maximum number of CPUs permitted for Layerscape"
 437         default 2 if ARCH_LS1028A
 438         default 4 if ARCH_LS1043A
 439         default 4 if ARCH_LS1046A
 440         default 16 if ARCH_LS2080A
 441         default 8 if ARCH_LS1088A
 442         default 16 if ARCH_LX2160A
 443         default 16 if ARCH_LX2162A
 444         default 1
 445         help
 446           Set this number to the maximum number of possible CPUs in the SoC.
 447           SoCs may have multiple clusters with each cluster may have multiple
 448           ports. If some ports are reserved but higher ports are used for
 449           cores, count the reserved ports. This will allocate enough memory
 450           in spin table to properly handle all cores.
 451
 452 config EMC2305
 453         bool "Fan controller"
 454         help
 455          Enable the EMC2305 fan controller for configuration of fan
 456          speed.
 457
 458 config NXP_ESBC
 459         bool "NXP_ESBC"
 460         help
 461                 Enable Freescale Secure Boot feature
 462
 463 config QSPI_AHB_INIT
 464         bool "Init the QSPI AHB bus"
 465         help
 466           The default setting for QSPI AHB bus just support 3bytes addressing.
 467           But some QSPI flash size up to 64MBytes, so initialize the QSPI AHB
 468           bus for those flashes to support the full QSPI flash size.
 469
 470 config FSPI_AHB_EN_4BYTE
 471         bool "Enable 4-byte Fast Read command for AHB mode"
 472         help
 473           The default setting for FlexSPI AHB bus just supports 3-byte addressing.
 474           But some FlexSPI flash sizes are up to 64MBytes.
 475           This flag enables fast read command for AHB mode and modifies required
 476           LUT to support full FlexSPI flash.
 477
 478 config SYS_CCI400_OFFSET
 479         hex "Offset for CCI400 base"
 480         depends on SYS_FSL_HAS_CCI400
 481         default 0x3090000 if ARCH_LS1088A || ARCH_LS1028A
 482         default 0x180000 if FSL_LSCH2
 483         help
 484           Offset for CCI400 base
 485           CCI400 base addr = CCSRBAR + CCI400_OFFSET
 486
 487 config SYS_FSL_IFC_BANK_COUNT
 488         int "Maximum banks of Integrated flash controller"
 489         depends on ARCH_LS1043A || ARCH_LS1046A || ARCH_LS2080A || ARCH_LS1088A
 490         default 4 if ARCH_LS1043A
 491         default 4 if ARCH_LS1046A
 492         default 8 if ARCH_LS2080A || ARCH_LS1088A
 493
 494 config SYS_FSL_HAS_CCI400
 495         bool
 496
 497 config SYS_FSL_HAS_CCN504
 498         bool
 499
 500 config SYS_FSL_HAS_CCN508
 501         bool
 502
 503 config SYS_FSL_HAS_DP_DDR
 504         bool
 505         help
 506           Defines the SoC has DP-DDR used for DPAA.
 507
 508 config DP_DDR_CTRL
 509         int
 510         depends on SYS_FSL_HAS_DP_DDR
 511         default 2 if ARCH_LS2080A
 512
 513 config DP_DDR_NUM_CTRLS
 514         int
 515         depends on SYS_FSL_HAS_DP_DDR
 516         default 1 if ARCH_LS2080A
 517
 518 config SYS_DP_DDR_BASE
 519         hex
 520         depends on SYS_FSL_HAS_DP_DDR
 521         default 0x6000000000 if ARCH_LS2080A
 522
 523 config SYS_DP_DDR_BASE_PHY
 524         int
 525         depends on SYS_FSL_HAS_DP_DDR
 526         default 0 if ARCH_LS2080A
 527         help
 528           DDR controller uses this value as the base address for binding.
 529           It is mapped to CONFIG_SYS_DP_DDR_BASE for core to access.
 530
 531 config SYS_FSL_SRDS_1
 532         bool
 533
 534 config SYS_FSL_SRDS_2
 535         bool
 536
 537 config SYS_NXP_SRDS_3
 538         bool
 539
 540 config SYS_HAS_SERDES
 541         bool
 542
 543 config FSL_TZASC_1
 544         bool
 545
 546 config FSL_TZASC_2
 547         bool
 548
 549 config FSL_TZASC_400
 550         bool
 551
 552 config FSL_TZPC_BP147
 553         bool
 554 endmenu
 555
 556 menu "Layerscape clock tree configuration"
 557         depends on FSL_LSCH2 || FSL_LSCH3
 558
 559 config CLUSTER_CLK_FREQ
 560         int "Reference clock of core cluster"
 561         depends on ARCH_LS1012A
 562         default 100000000
 563         help
 564           This number is the reference clock frequency of core PLL.
 565           For most platforms, the core PLL and Platform PLL have the same
 566           reference clock, but for some platforms, LS1012A for instance,
 567           they are provided sepatately.
 568
 569 config SYS_FSL_PCLK_DIV
 570         int "Platform clock divider"
 571         default 1 if ARCH_LS1028A
 572         default 1 if ARCH_LS1043A
 573         default 1 if ARCH_LS1046A
 574         default 1 if ARCH_LS1088A
 575         default 2
 576         help
 577           This is the divider that is used to derive Platform clock from
 578           Platform PLL, in another word:
 579                 Platform_clk = Platform_PLL_freq / this_divider
 580
 581 config SYS_FSL_DSPI_CLK_DIV
 582         int "DSPI clock divider"
 583         default 1 if ARCH_LS1043A
 584         default 2
 585         help
 586           This is the divider that is used to derive DSPI clock from Platform
 587           clock, in another word DSPI_clk = Platform_clk / this_divider.
 588
 589 config SYS_FSL_DUART_CLK_DIV
 590         int "DUART clock divider"
 591         default 1 if ARCH_LS1043A
 592         default 4 if ARCH_LX2160A
 593         default 4 if ARCH_LX2162A
 594         default 2
 595         help
 596           This is the divider that is used to derive DUART clock from Platform
 597           clock, in another word DUART_clk = Platform_clk / this_divider.
 598
 599 config SYS_FSL_I2C_CLK_DIV
 600         int "I2C clock divider"
 601         default 1 if ARCH_LS1043A
 602         default 4 if ARCH_LS1012A
 603         default 4 if ARCH_LS1028A
 604         default 8 if ARCH_LX2160A
 605         default 8 if ARCH_LX2162A
 606         default 8 if ARCH_LS1088A
 607         default 2
 608         help
 609           This is the divider that is used to derive I2C clock from Platform
 610           clock, in another word I2C_clk = Platform_clk / this_divider.
 611
 612 config SYS_FSL_IFC_CLK_DIV
 613         int "IFC clock divider"
 614         default 1 if ARCH_LS1043A
 615         default 4 if ARCH_LS1012A
 616         default 4 if ARCH_LS1028A
 617         default 8 if ARCH_LX2160A
 618         default 8 if ARCH_LX2162A
 619         default 8 if ARCH_LS1088A
 620         default 2
 621         help
 622           This is the divider that is used to derive IFC clock from Platform
 623           clock, in another word IFC_clk = Platform_clk / this_divider.
 624
 625 config SYS_FSL_LPUART_CLK_DIV
 626         int "LPUART clock divider"
 627         default 1 if ARCH_LS1043A
 628         default 2
 629         help
 630           This is the divider that is used to derive LPUART clock from Platform
 631           clock, in another word LPUART_clk = Platform_clk / this_divider.
 632
 633 config SYS_FSL_SDHC_CLK_DIV
 634         int "SDHC clock divider"
 635         default 1 if ARCH_LS1043A
 636         default 1 if ARCH_LS1012A
 637         default 2
 638         help
 639           This is the divider that is used to derive SDHC clock from Platform
 640           clock, in another word SDHC_clk = Platform_clk / this_divider.
 641
 642 config SYS_FSL_QMAN_CLK_DIV
 643         int "QMAN clock divider"
 644         default 1 if ARCH_LS1043A
 645         default 2
 646         help
 647           This is the divider that is used to derive QMAN clock from Platform
 648           clock, in another word QMAN_clk = Platform_clk / this_divider.
 649 endmenu
 650
 651 config RESV_RAM
 652         bool
 653         help
 654           Reserve memory from the top, tracked by gd->arch.resv_ram. This
 655           reserved RAM can be used by special driver that resides in memory
 656           after U-Boot exits. It's up to implementation to allocate and allow
 657           access to this reserved memory. For example, the reserved RAM can
 658           be at the high end of physical memory. The reserve RAM may be
 659           excluded from memory bank(s) passed to OS, or marked as reserved.
 660
 661 config SYS_FSL_EC1
 662         bool
 663         help
 664           Ethernet controller 1, this is connected to
 665           MAC17 for LX2160A and LX2162A or to MAC3 for other SoCs
 666           Provides DPAA2 capabilities
 667
 668 config SYS_FSL_EC2
 669         bool
 670         help
 671           Ethernet controller 2, this is connected to
 672           MAC18 for LX2160A and LX2162A or to MAC4 for other SoCs
 673           Provides DPAA2 capabilities
 674
 675 config SYS_FSL_ERRATUM_A008336
 676         bool
 677
 678 config SYS_FSL_ERRATUM_A008514
 679         bool
 680
 681 config SYS_FSL_ERRATUM_A008585
 682         bool
 683
 684 config SYS_FSL_ERRATUM_A008850
 685         bool
 686
 687 config SYS_FSL_ERRATUM_A009203
 688         bool
 689
 690 config SYS_FSL_ERRATUM_A009635
 691         bool
 692
 693 config SYS_FSL_ERRATUM_A009660
 694         bool
 695
 696 config SYS_FSL_ERRATUM_A050382
 697         bool
 698
 699 config SYS_FSL_HAS_RGMII
 700         bool
 701         depends on SYS_FSL_EC1 || SYS_FSL_EC2
 702
 703 config SPL_LDSCRIPT
 704         default "arch/arm/cpu/armv8/u-boot-spl.lds" if ARCH_LS1043A || ARCH_LS1046A || ARCH_LS2080A
 705
 706 config HAS_FSL_XHCI_USB
 707         bool
 708         help
 709           For some SoC (such as LS1043A and LS1046A), USB and QE-HDLC multiplex use
 710           pins, select it when the pins are assigned to USB.
 711
 712 config SYS_FSL_BOOTROM_BASE
 713         hex
 714         depends on FSL_LSCH2
 715         default 0
 716
 717 config SYS_FSL_BOOTROM_SIZE
 718         hex
 719         depends on FSL_LSCH2
 720         default 0x1000000