arch/arm/cpu/armv8/fsl-layerscape/Kconfig

   1 config ARCH_LS1012A
   2         bool
   3         select ARMV8_SET_SMPEN
   4         select ARM_ERRATA_855873 if !TFABOOT
   5         select FSL_LAYERSCAPE
   6         select FSL_LSCH2
   7         select SYS_FSL_SRDS_1
   8         select SYS_HAS_SERDES
   9         select SYS_FSL_DDR_BE
  10         select SYS_FSL_MMDC
  11         select SYS_FSL_ERRATUM_A010315
  12         select SYS_FSL_ERRATUM_A009798
  13         select SYS_FSL_ERRATUM_A008997
  14         select SYS_FSL_ERRATUM_A009007
  15         select SYS_FSL_ERRATUM_A009008
  16         select ARCH_EARLY_INIT_R
  17         select BOARD_EARLY_INIT_F
  18         select SYS_I2C_MXC
  19         select SYS_I2C_MXC_I2C1 if !DM_I2C
  20         select SYS_I2C_MXC_I2C2 if !DM_I2C
  21         imply PANIC_HANG
  22
  23 config ARCH_LS1028A
  24         bool
  25         select ARMV8_SET_SMPEN
  26         select FSL_LAYERSCAPE
  27         select FSL_LSCH3
  28         select NXP_LSCH3_2
  29         select SYS_FSL_HAS_CCI400
  30         select SYS_FSL_SRDS_1
  31         select SYS_HAS_SERDES
  32         select SYS_FSL_DDR
  33         select SYS_FSL_DDR_LE
  34         select SYS_FSL_DDR_VER_50
  35         select SYS_FSL_HAS_DDR3
  36         select SYS_FSL_HAS_DDR4
  37         select SYS_FSL_HAS_SEC
  38         select SYS_FSL_SEC_COMPAT_5
  39         select SYS_FSL_SEC_LE
  40         select FSL_TZASC_1
  41         select ARCH_EARLY_INIT_R
  42         select BOARD_EARLY_INIT_F
  43         select SYS_I2C_MXC
  44         select SYS_FSL_ERRATUM_A008997
  45         select SYS_FSL_ERRATUM_A009007
  46         select SYS_FSL_ERRATUM_A008514 if !TFABOOT
  47         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
  48         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
  49         select SYS_FSL_ERRATUM_A050382
  50         select SYS_FSL_ERRATUM_A011334
  51         select SYS_FSL_ESDHC_UNRELIABLE_PULSE_DETECTION_WORKAROUND
  52         select RESV_RAM if GIC_V3_ITS
  53         imply PANIC_HANG
  54
  55 config ARCH_LS1043A
  56         bool
  57         select ARMV8_SET_SMPEN
  58         select ARM_ERRATA_855873 if !TFABOOT
  59         select FSL_LAYERSCAPE
  60         select FSL_LSCH2
  61         select HAS_FSL_XHCI_USB if USB_HOST
  62         select SYS_FSL_SRDS_1
  63         select SYS_HAS_SERDES
  64         select SYS_FSL_DDR
  65         select SYS_FSL_DDR_BE
  66         select SYS_FSL_DDR_VER_50
  67         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
  68         select SYS_FSL_ERRATUM_A008997
  69         select SYS_FSL_ERRATUM_A009007
  70         select SYS_FSL_ERRATUM_A009008
  71         select SYS_FSL_ERRATUM_A009660 if !TFABOOT
  72         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
  73         select SYS_FSL_ERRATUM_A009798
  74         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
  75         select SYS_FSL_ERRATUM_A010315
  76         select SYS_FSL_ERRATUM_A010539
  77         select SYS_FSL_HAS_DDR3
  78         select SYS_FSL_HAS_DDR4
  79         select ARCH_EARLY_INIT_R
  80         select BOARD_EARLY_INIT_F
  81         select SYS_I2C_MXC
  82         select SYS_I2C_MXC_I2C1 if !DM_I2C
  83         select SYS_I2C_MXC_I2C2 if !DM_I2C
  84         select SYS_I2C_MXC_I2C3 if !DM_I2C
  85         select SYS_I2C_MXC_I2C4 if !DM_I2C
  86         imply CMD_PCI
  87         imply ID_EEPROM
  88
  89 config ARCH_LS1046A
  90         bool
  91         select ARMV8_SET_SMPEN
  92         select FSL_LAYERSCAPE
  93         select FSL_LSCH2
  94         select HAS_FSL_XHCI_USB if USB_HOST
  95         select SYS_FSL_SRDS_1
  96         select SYS_HAS_SERDES
  97         select SYS_FSL_DDR
  98         select SYS_FSL_DDR_BE
  99         select SYS_FSL_DDR_VER_50
 100         select SYS_FSL_ERRATUM_A008336 if !TFABOOT
 101         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 102         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
 103         select SYS_FSL_ERRATUM_A008997
 104         select SYS_FSL_ERRATUM_A009007
 105         select SYS_FSL_ERRATUM_A009008
 106         select SYS_FSL_ERRATUM_A009798
 107         select SYS_FSL_ERRATUM_A009801
 108         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 109         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 110         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 111         select SYS_FSL_ERRATUM_A010539
 112         select SYS_FSL_HAS_DDR4
 113         select SYS_FSL_SRDS_2
 114         select ARCH_EARLY_INIT_R
 115         select BOARD_EARLY_INIT_F
 116         select SYS_I2C_MXC
 117         select SYS_I2C_MXC_I2C1 if !DM_I2C
 118         select SYS_I2C_MXC_I2C2 if !DM_I2C
 119         select SYS_I2C_MXC_I2C3 if !DM_I2C
 120         select SYS_I2C_MXC_I2C4 if !DM_I2C
 121         imply ID_EEPROM
 122         imply SCSI
 123         imply SCSI_AHCI
 124
 125 config ARCH_LS1088A
 126         bool
 127         select ARMV8_SET_SMPEN
 128         select ARM_ERRATA_855873 if !TFABOOT
 129         select FSL_LAYERSCAPE
 130         select FSL_LSCH3
 131         select SYS_FSL_SRDS_1
 132         select SYS_HAS_SERDES
 133         select SYS_FSL_DDR
 134         select SYS_FSL_DDR_LE
 135         select SYS_FSL_DDR_VER_50
 136         select SYS_FSL_EC1
 137         select SYS_FSL_EC2
 138         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 139         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 140         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 141         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 142         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
 143         select SYS_FSL_ERRATUM_A009007
 144         select SYS_FSL_HAS_CCI400
 145         select SYS_FSL_HAS_DDR4
 146         select SYS_FSL_HAS_RGMII
 147         select SYS_FSL_HAS_SEC
 148         select SYS_FSL_SEC_COMPAT_5
 149         select SYS_FSL_SEC_LE
 150         select SYS_FSL_SRDS_1
 151         select SYS_FSL_SRDS_2
 152         select FSL_TZASC_1
 153         select FSL_TZASC_400
 154         select FSL_TZPC_BP147
 155         select ARCH_EARLY_INIT_R
 156         select BOARD_EARLY_INIT_F
 157         select SYS_I2C_MXC
 158         select SYS_I2C_MXC_I2C1 if !TFABOOT
 159         select SYS_I2C_MXC_I2C2 if !TFABOOT
 160         select SYS_I2C_MXC_I2C3 if !TFABOOT
 161         select SYS_I2C_MXC_I2C4 if !TFABOOT
 162         select RESV_RAM if GIC_V3_ITS
 163         imply ID_EEPROM
 164         imply SCSI
 165         imply PANIC_HANG
 166
 167 config ARCH_LS2080A
 168         bool
 169         select ARMV8_SET_SMPEN
 170         select ARM_ERRATA_826974
 171         select ARM_ERRATA_828024
 172         select ARM_ERRATA_829520
 173         select ARM_ERRATA_833471
 174         select FSL_LAYERSCAPE
 175         select FSL_LSCH3
 176         select SYS_FSL_SRDS_1
 177         select SYS_HAS_SERDES
 178         select SYS_FSL_DDR
 179         select SYS_FSL_DDR_LE
 180         select SYS_FSL_DDR_VER_50
 181         select SYS_FSL_HAS_CCN504
 182         select SYS_FSL_HAS_DP_DDR
 183         select SYS_FSL_HAS_SEC
 184         select SYS_FSL_HAS_DDR4
 185         select SYS_FSL_SEC_COMPAT_5
 186         select SYS_FSL_SEC_LE
 187         select SYS_FSL_SRDS_2
 188         select FSL_TZASC_1
 189         select FSL_TZASC_2
 190         select FSL_TZASC_400
 191         select FSL_TZPC_BP147
 192         select SYS_FSL_ERRATUM_A008336 if !TFABOOT
 193         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 194         select SYS_FSL_ERRATUM_A008514 if !TFABOOT
 195         select SYS_FSL_ERRATUM_A008585
 196         select SYS_FSL_ERRATUM_A008997
 197         select SYS_FSL_ERRATUM_A009007
 198         select SYS_FSL_ERRATUM_A009008
 199         select SYS_FSL_ERRATUM_A009635
 200         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
 201         select SYS_FSL_ERRATUM_A009798
 202         select SYS_FSL_ERRATUM_A009801
 203         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 204         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 205         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 206         select SYS_FSL_ERRATUM_A009203
 207         select ARCH_EARLY_INIT_R
 208         select BOARD_EARLY_INIT_F
 209         select SYS_I2C_MXC
 210         select SYS_I2C_MXC_I2C1 if !TFABOOT
 211         select SYS_I2C_MXC_I2C2 if !TFABOOT
 212         select SYS_I2C_MXC_I2C3 if !TFABOOT
 213         select SYS_I2C_MXC_I2C4 if !TFABOOT
 214         select RESV_RAM if GIC_V3_ITS
 215         imply DISTRO_DEFAULTS
 216         imply ID_EEPROM
 217         imply PANIC_HANG
 218
 219 config ARCH_LX2162A
 220         bool
 221         select ARMV8_SET_SMPEN
 222         select FSL_LSCH3
 223         select NXP_LSCH3_2
 224         select SYS_HAS_SERDES
 225         select SYS_FSL_SRDS_1
 226         select SYS_FSL_SRDS_2
 227         select SYS_FSL_DDR
 228         select SYS_FSL_DDR_LE
 229         select SYS_FSL_DDR_VER_50
 230         select SYS_FSL_EC1
 231         select SYS_FSL_EC2
 232         select SYS_FSL_ERRATUM_A050204
 233         select SYS_FSL_ERRATUM_A011334
 234         select SYS_FSL_ESDHC_UNRELIABLE_PULSE_DETECTION_WORKAROUND
 235         select SYS_FSL_HAS_RGMII
 236         select SYS_FSL_HAS_SEC
 237         select SYS_FSL_HAS_CCN508
 238         select SYS_FSL_HAS_DDR4
 239         select SYS_FSL_SEC_COMPAT_5
 240         select SYS_FSL_SEC_LE
 241         select ARCH_EARLY_INIT_R
 242         select BOARD_EARLY_INIT_F
 243         select SYS_I2C_MXC
 244         select RESV_RAM if GIC_V3_ITS
 245         imply DISTRO_DEFAULTS
 246         imply PANIC_HANG
 247         imply SCSI
 248         imply SCSI_AHCI
 249
 250 config ARCH_LX2160A
 251         bool
 252         select ARMV8_SET_SMPEN
 253         select FSL_LSCH3
 254         select HAS_FSL_XHCI_USB if USB_HOST
 255         select NXP_LSCH3_2
 256         select SYS_HAS_SERDES
 257         select SYS_FSL_SRDS_1
 258         select SYS_FSL_SRDS_2
 259         select SYS_NXP_SRDS_3
 260         select SYS_FSL_DDR
 261         select SYS_FSL_DDR_LE
 262         select SYS_FSL_DDR_VER_50
 263         select SYS_FSL_EC1
 264         select SYS_FSL_EC2
 265         select SYS_FSL_ERRATUM_A050204
 266         select SYS_FSL_ERRATUM_A011334
 267         select SYS_FSL_ESDHC_UNRELIABLE_PULSE_DETECTION_WORKAROUND
 268         select SYS_FSL_HAS_RGMII
 269         select SYS_FSL_HAS_SEC
 270         select SYS_FSL_HAS_CCN508
 271         select SYS_FSL_HAS_DDR4
 272         select SYS_FSL_SEC_COMPAT_5
 273         select SYS_FSL_SEC_LE
 274         select ARCH_EARLY_INIT_R
 275         select BOARD_EARLY_INIT_F
 276         select SYS_I2C_MXC
 277         select RESV_RAM if GIC_V3_ITS
 278         imply DISTRO_DEFAULTS
 279         imply ID_EEPROM
 280         imply PANIC_HANG
 281         imply SCSI
 282         imply SCSI_AHCI
 283
 284 config FSL_LSCH2
 285         bool
 286         select SYS_FSL_HAS_CCI400
 287         select SYS_FSL_HAS_SEC
 288         select SYS_FSL_SEC_COMPAT_5
 289         select SYS_FSL_SEC_BE
 290
 291 config FSL_LSCH3
 292         select ARCH_MISC_INIT
 293         bool
 294
 295 config NXP_LSCH3_2
 296         bool
 297
 298 menu "Layerscape architecture"
 299         depends on FSL_LSCH2 || FSL_LSCH3
 300
 301 config FSL_LAYERSCAPE
 302         bool
 303
 304 config HAS_FEATURE_GIC64K_ALIGN
 305         bool
 306         default y if ARCH_LS1043A
 307
 308 config HAS_FEATURE_ENHANCED_MSI
 309         bool
 310         default y if ARCH_LS1043A
 311
 312 menu "Layerscape PPA"
 313 config FSL_LS_PPA
 314         bool "FSL Layerscape PPA firmware support"
 315         depends on !ARMV8_PSCI
 316         select ARMV8_SEC_FIRMWARE_SUPPORT
 317         select SEC_FIRMWARE_ARMV8_PSCI
 318         select ARMV8_SEC_FIRMWARE_ERET_ADDR_REVERT if FSL_LSCH2
 319         help
 320           The FSL Primary Protected Application (PPA) is a software component
 321           which is loaded during boot stage, and then remains resident in RAM
 322           and runs in the TrustZone after boot.
 323           Say y to enable it.
 324
 325 config SPL_FSL_LS_PPA
 326         bool "FSL Layerscape PPA firmware support for SPL build"
 327         depends on !ARMV8_PSCI
 328         select SPL_ARMV8_SEC_FIRMWARE_SUPPORT
 329         select SEC_FIRMWARE_ARMV8_PSCI
 330         select ARMV8_SEC_FIRMWARE_ERET_ADDR_REVERT if FSL_LSCH2
 331         help
 332           The FSL Primary Protected Application (PPA) is a software component
 333           which is loaded during boot stage, and then remains resident in RAM
 334           and runs in the TrustZone after boot. This is to load PPA during SPL
 335           stage instead of the RAM version of U-Boot. Once PPA is initialized,
 336           the rest of U-Boot (including RAM version) runs at EL2.
 337 choice
 338         prompt "FSL Layerscape PPA firmware loading-media select"
 339         depends on FSL_LS_PPA
 340         default SYS_LS_PPA_FW_IN_MMC if SD_BOOT
 341         default SYS_LS_PPA_FW_IN_NAND if NAND_BOOT
 342         default SYS_LS_PPA_FW_IN_XIP
 343
 344 config SYS_LS_PPA_FW_IN_XIP
 345         bool "XIP"
 346         help
 347           Say Y here if the PPA firmware locate at XIP flash, such
 348           as NOR or QSPI flash.
 349
 350 config SYS_LS_PPA_FW_IN_MMC
 351         bool "eMMC or SD Card"
 352         help
 353           Say Y here if the PPA firmware locate at eMMC/SD card.
 354
 355 config SYS_LS_PPA_FW_IN_NAND
 356         bool "NAND"
 357         help
 358           Say Y here if the PPA firmware locate at NAND flash.
 359
 360 endchoice
 361
 362 config LS_PPA_ESBC_HDR_SIZE
 363         hex "Length of PPA ESBC header"
 364         depends on FSL_LS_PPA && CHAIN_OF_TRUST && !SYS_LS_PPA_FW_IN_XIP
 365         default 0x2000
 366         help
 367           Length (in bytes) of PPA ESBC header to be copied from MMC/SD or
 368           NAND to memory to validate PPA image.
 369
 370 endmenu
 371
 372 config SYS_FSL_ERRATUM_A008997
 373         bool "Workaround for USB PHY erratum A008997"
 374
 375 config SYS_FSL_ERRATUM_A009007
 376         bool
 377         help
 378           Workaround for USB PHY erratum A009007
 379
 380 config SYS_FSL_ERRATUM_A009008
 381         bool "Workaround for USB PHY erratum A009008"
 382
 383 config SYS_FSL_ERRATUM_A009798
 384         bool "Workaround for USB PHY erratum A009798"
 385
 386 config SYS_FSL_ERRATUM_A050204
 387         bool "Workaround for USB PHY erratum A050204"
 388         help
 389           USB3.0 Receiver needs to enable fixed equalization
 390           for each of PHY instances in an SOC. This is similar
 391           to erratum A-009007, but this one is for LX2160A and LX2162A,
 392           and the register value is different.
 393
 394 config SYS_FSL_ERRATUM_A010315
 395         bool "Workaround for PCIe erratum A010315"
 396
 397 config SYS_FSL_ERRATUM_A010539
 398         bool "Workaround for PIN MUX erratum A010539"
 399
 400 config MAX_CPUS
 401         int "Maximum number of CPUs permitted for Layerscape"
 402         default 2 if ARCH_LS1028A
 403         default 4 if ARCH_LS1043A
 404         default 4 if ARCH_LS1046A
 405         default 16 if ARCH_LS2080A
 406         default 8 if ARCH_LS1088A
 407         default 16 if ARCH_LX2160A
 408         default 16 if ARCH_LX2162A
 409         default 1
 410         help
 411           Set this number to the maximum number of possible CPUs in the SoC.
 412           SoCs may have multiple clusters with each cluster may have multiple
 413           ports. If some ports are reserved but higher ports are used for
 414           cores, count the reserved ports. This will allocate enough memory
 415           in spin table to properly handle all cores.
 416
 417 config EMC2305
 418         bool "Fan controller"
 419         help
 420          Enable the EMC2305 fan controller for configuration of fan
 421          speed.
 422
 423 config NXP_ESBC
 424         bool "NXP_ESBC"
 425         help
 426                 Enable Freescale Secure Boot feature
 427
 428 config QSPI_AHB_INIT
 429         bool "Init the QSPI AHB bus"
 430         help
 431           The default setting for QSPI AHB bus just support 3bytes addressing.
 432           But some QSPI flash size up to 64MBytes, so initialize the QSPI AHB
 433           bus for those flashes to support the full QSPI flash size.
 434
 435 config FSPI_AHB_EN_4BYTE
 436         bool "Enable 4-byte Fast Read command for AHB mode"
 437         default n
 438         help
 439           The default setting for FlexSPI AHB bus just supports 3-byte addressing.
 440           But some FlexSPI flash sizes are up to 64MBytes.
 441           This flag enables fast read command for AHB mode and modifies required
 442           LUT to support full FlexSPI flash.
 443
 444 config SYS_CCI400_OFFSET
 445         hex "Offset for CCI400 base"
 446         depends on SYS_FSL_HAS_CCI400
 447         default 0x3090000 if ARCH_LS1088A || ARCH_LS1028A
 448         default 0x180000 if FSL_LSCH2
 449         help
 450           Offset for CCI400 base
 451           CCI400 base addr = CCSRBAR + CCI400_OFFSET
 452
 453 config SYS_FSL_IFC_BANK_COUNT
 454         int "Maximum banks of Integrated flash controller"
 455         depends on ARCH_LS1043A || ARCH_LS1046A || ARCH_LS2080A || ARCH_LS1088A
 456         default 4 if ARCH_LS1043A
 457         default 4 if ARCH_LS1046A
 458         default 8 if ARCH_LS2080A || ARCH_LS1088A
 459
 460 config SYS_FSL_HAS_CCI400
 461         bool
 462
 463 config SYS_FSL_HAS_CCN504
 464         bool
 465
 466 config SYS_FSL_HAS_CCN508
 467         bool
 468
 469 config SYS_FSL_HAS_DP_DDR
 470         bool
 471
 472 config SYS_FSL_SRDS_1
 473         bool
 474
 475 config SYS_FSL_SRDS_2
 476         bool
 477
 478 config SYS_NXP_SRDS_3
 479         bool
 480
 481 config SYS_HAS_SERDES
 482         bool
 483
 484 config FSL_TZASC_1
 485         bool
 486
 487 config FSL_TZASC_2
 488         bool
 489
 490 config FSL_TZASC_400
 491         bool
 492
 493 config FSL_TZPC_BP147
 494         bool
 495 endmenu
 496
 497 menu "Layerscape clock tree configuration"
 498         depends on FSL_LSCH2 || FSL_LSCH3
 499
 500 config SYS_FSL_CLK
 501         bool "Enable clock tree initialization"
 502         default y
 503
 504 config CLUSTER_CLK_FREQ
 505         int "Reference clock of core cluster"
 506         depends on ARCH_LS1012A
 507         default 100000000
 508         help
 509           This number is the reference clock frequency of core PLL.
 510           For most platforms, the core PLL and Platform PLL have the same
 511           reference clock, but for some platforms, LS1012A for instance,
 512           they are provided sepatately.
 513
 514 config SYS_FSL_PCLK_DIV
 515         int "Platform clock divider"
 516         default 1 if ARCH_LS1028A
 517         default 1 if ARCH_LS1043A
 518         default 1 if ARCH_LS1046A
 519         default 1 if ARCH_LS1088A
 520         default 2
 521         help
 522           This is the divider that is used to derive Platform clock from
 523           Platform PLL, in another word:
 524                 Platform_clk = Platform_PLL_freq / this_divider
 525
 526 config SYS_FSL_DSPI_CLK_DIV
 527         int "DSPI clock divider"
 528         default 1 if ARCH_LS1043A
 529         default 2
 530         help
 531           This is the divider that is used to derive DSPI clock from Platform
 532           clock, in another word DSPI_clk = Platform_clk / this_divider.
 533
 534 config SYS_FSL_DUART_CLK_DIV
 535         int "DUART clock divider"
 536         default 1 if ARCH_LS1043A
 537         default 4 if ARCH_LX2160A
 538         default 4 if ARCH_LX2162A
 539         default 2
 540         help
 541           This is the divider that is used to derive DUART clock from Platform
 542           clock, in another word DUART_clk = Platform_clk / this_divider.
 543
 544 config SYS_FSL_I2C_CLK_DIV
 545         int "I2C clock divider"
 546         default 1 if ARCH_LS1043A
 547         default 4 if ARCH_LS1012A
 548         default 4 if ARCH_LS1028A
 549         default 8 if ARCH_LX2160A
 550         default 8 if ARCH_LX2162A
 551         default 8 if ARCH_LS1088A
 552         default 2
 553         help
 554           This is the divider that is used to derive I2C clock from Platform
 555           clock, in another word I2C_clk = Platform_clk / this_divider.
 556
 557 config SYS_FSL_IFC_CLK_DIV
 558         int "IFC clock divider"
 559         default 1 if ARCH_LS1043A
 560         default 4 if ARCH_LS1012A
 561         default 4 if ARCH_LS1028A
 562         default 8 if ARCH_LX2160A
 563         default 8 if ARCH_LX2162A
 564         default 8 if ARCH_LS1088A
 565         default 2
 566         help
 567           This is the divider that is used to derive IFC clock from Platform
 568           clock, in another word IFC_clk = Platform_clk / this_divider.
 569
 570 config SYS_FSL_LPUART_CLK_DIV
 571         int "LPUART clock divider"
 572         default 1 if ARCH_LS1043A
 573         default 2
 574         help
 575           This is the divider that is used to derive LPUART clock from Platform
 576           clock, in another word LPUART_clk = Platform_clk / this_divider.
 577
 578 config SYS_FSL_SDHC_CLK_DIV
 579         int "SDHC clock divider"
 580         default 1 if ARCH_LS1043A
 581         default 1 if ARCH_LS1012A
 582         default 2
 583         help
 584           This is the divider that is used to derive SDHC clock from Platform
 585           clock, in another word SDHC_clk = Platform_clk / this_divider.
 586
 587 config SYS_FSL_QMAN_CLK_DIV
 588         int "QMAN clock divider"
 589         default 1 if ARCH_LS1043A
 590         default 2
 591         help
 592           This is the divider that is used to derive QMAN clock from Platform
 593           clock, in another word QMAN_clk = Platform_clk / this_divider.
 594 endmenu
 595
 596 config RESV_RAM
 597         bool
 598         help
 599           Reserve memory from the top, tracked by gd->arch.resv_ram. This
 600           reserved RAM can be used by special driver that resides in memory
 601           after U-Boot exits. It's up to implementation to allocate and allow
 602           access to this reserved memory. For example, the reserved RAM can
 603           be at the high end of physical memory. The reserve RAM may be
 604           excluded from memory bank(s) passed to OS, or marked as reserved.
 605
 606 config SYS_FSL_EC1
 607         bool
 608         help
 609           Ethernet controller 1, this is connected to
 610           MAC17 for LX2160A and LX2162A or to MAC3 for other SoCs
 611           Provides DPAA2 capabilities
 612
 613 config SYS_FSL_EC2
 614         bool
 615         help
 616           Ethernet controller 2, this is connected to
 617           MAC18 for LX2160A and LX2162A or to MAC4 for other SoCs
 618           Provides DPAA2 capabilities
 619
 620 config SYS_FSL_ERRATUM_A008336
 621         bool
 622
 623 config SYS_FSL_ERRATUM_A008514
 624         bool
 625
 626 config SYS_FSL_ERRATUM_A008585
 627         bool
 628
 629 config SYS_FSL_ERRATUM_A008850
 630         bool
 631
 632 config SYS_FSL_ERRATUM_A009203
 633         bool
 634
 635 config SYS_FSL_ERRATUM_A009635
 636         bool
 637
 638 config SYS_FSL_ERRATUM_A009660
 639         bool
 640
 641 config SYS_FSL_ERRATUM_A050382
 642         bool
 643
 644 config SYS_FSL_HAS_RGMII
 645         bool
 646         depends on SYS_FSL_EC1 || SYS_FSL_EC2
 647
 648 config SPL_LDSCRIPT
 649         default "arch/arm/cpu/armv8/u-boot-spl.lds" if ARCH_LS1043A || ARCH_LS1046A || ARCH_LS2080A
 650
 651 config HAS_FSL_XHCI_USB
 652         bool
 653         help
 654           For some SoC (such as LS1043A and LS1046A), USB and QE-HDLC multiplex use
 655           pins, select it when the pins are assigned to USB.
 656
 657 config SYS_FSL_BOOTROM_BASE
 658         hex
 659         depends on FSL_LSCH2
 660         default 0
 661
 662 config SYS_FSL_BOOTROM_SIZE
 663         hex
 664         depends on FSL_LSCH2
 665         default 0x1000000