include/configs/higgs.h

   1 /*
   2  * (C) Copyright 2009 DENX Software Engineering
   3  * Author: John Rigby <jrigby@gmail.com>
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License as
   7  * published by the Free Software Foundation; either version 2 of
   8  * the License, or (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  18  * MA 02111-1307 USA
  19  */
  20
  21 #ifndef __CONFIG_H
  22 #define __CONFIG_H
  23 //only used in fdl2 .in uart download, the debug infors  from  serial will break the download process.
  24 #define CONFIG_FDL2_PRINT        0
  25 #define BOOT_NATIVE_LINUX        1
  26 #define BOOT_NATIVE_LINUX_MODEM  1
  27
  28 #define DT_PLATFROM_ID 6815
  29 #define DT_HARDWARE_ID 1
  30 #define DT_SOC_VER     0x20000
  31
  32 //#define CALIBRATION_FLAG         0x89FFFC00
  33 //#define CALIBRATION_FLAG_WCDMA   0x89FFFC00
  34 #define CONFIG_SILENT_CONSOLE
  35 #define CONFIG_GPIOLIB 1
  36 //#define NAND_DEBUG
  37 //#define DEBUG
  38 #define CONFIG_SDRAMDISK
  39
  40 #define U_BOOT_SPRD_VER 1
  41 /*#define SPRD_EVM_TAG_ON 1*/
  42 #ifdef SPRD_EVM_TAG_ON
  43 #define SPRD_EVM_ADDR_START 0x00026000
  44 #define SPRD_EVM_TAG(_x) (*(((unsigned long *)SPRD_EVM_ADDR_START)+_x) = *(volatile unsigned long *)0x87003004)
  45 #endif
  46 #define CONFIG_L2_OFF                   1
  47
  48 #define BOOT_DEBUG 1
  49
  50 #define CONFIG_YAFFS2 1
  51
  52 #define BOOT_PART "boot"
  53 //#define BOOT_PART "kernel"
  54 #define RECOVERY_PART "recovery"
  55 /*
  56  * SPREADTRUM BIGPHONE board - SoC Configuration
  57  */
  58 #define CONFIG_HIGGS
  59 #define CONFIG_SS_FUNCTION    /*Only for samsung project*/
  60 #define CONFIG_SPX15
  61 #define CONFIG_SPX15_TD
  62 #define CONFIG_SC8830
  63
  64 #define CONFIG_AUTODLOADER
  65 //#define CONFIG_SP8830WCN
  66
  67
  68
  69 #define CONFIG_SUPPORT_TD
  70 #define TDDSP_ADR       0x88020000
  71 #define TDFIXNV_ADR     0x89060000
  72 #define TDRUNTIMENV_ADR 0x890a0000
  73 #define TDMODEM_ADR     0x88300000
  74
  75
  76 #define CHIP_ENDIAN_LITTLE
  77 #define _LITTLE_ENDIAN 1
  78
  79 #define CONFIG_RAM512M
  80
  81 #define CONFIG_EMMC_BOOT
  82
  83 #ifdef  CONFIG_EMMC_BOOT
  84 #define EMMC_SECTOR_SIZE 512
  85 #define CONFIG_MMC
  86
  87 #define CONFIG_FS_EXT4
  88 #define CONFIG_EXT4_WRITE
  89 #define CONFIG_CMD_EXT4
  90 #define CONFIG_CMD_EXT4_WRITE
  91
  92 //#define CONFIG_TIGER_MMC
  93 #define CONFIG_UEFI_PARTITION
  94 #define CONFIG_EFI_PARTITION
  95 #define CONFIG_EXT4_SPARSE_DOWNLOAD
  96 //#define CONFIG_EMMC_SPL
  97 #define CONFIG_SYS_EMMC_U_BOOT_SECTOR_NUM ((CONFIG_SYS_NAND_U_BOOT_SIZE+EMMC_SECTOR_SIZE-1)/EMMC_SECTOR_SIZE)
  98 #endif
  99
 100 /*
 101  * MMC definition
 102  */
 103 #define CONFIG_CMD_MMC
 104 #ifdef  CONFIG_CMD_MMC
 105 #define CONFIG_CMD_FAT                  1
 106 #define CONFIG_FAT_WRITE                1
 107 #define CONFIG_MMC                      1
 108 #define CONFIG_GENERIC_MMC              1
 109 #define CONFIG_SDHCI                    1
 110 #define CONFIG_SDHCI_CTRL_NO_HISPD      1 /* disable high speed control */
 111 #define CONFIG_SYS_MMC_MAX_BLK_COUNT    0x1000
 112 #define CONFIG_MMC_SDMA                 1
 113 #define CONFIG_MV_SDHCI                 1
 114 #define CONFIG_DOS_PARTITION            1
 115 #define CONFIG_EFI_PARTITION            1
 116 #define CONFIG_SYS_MMC_NUM              1
 117 #define CONFIG_SYS_MMC_BASE             {0x20600000}
 118 #define CONFIG_SYS_SD_BASE              0x20300000
 119 #endif
 120
 121 #define BB_DRAM_TYPE_256MB_32BIT
 122
 123 #define CONFIG_SYS_HZ                   1000
 124 #define CONFIG_SPRD_TIMER_CLK           1000 /*32768*/
 125
 126 //#define CONFIG_SYS_HUSH_PARSER
 127
 128 #ifdef CONFIG_SYS_HUSH_PARSER
 129 #define CONFIG_SYS_PROMPT_HUSH_PS2 "> "
 130 #endif
 131
 132 #define FIXNV_SIZE              (256 * 1024)
 133 #define TDMODEM_SIZE            (0x800000)
 134 #define TDDSP_SIZE              (0x2E0000)
 135 #define VMJALUNA_SIZE           (0x64000) /* 400K */
 136 #define RUNTIMENV_SIZE          (384 * 1024)
 137 #define CONFIG_SPL_LOAD_LEN     (0x6000)
 138
 139
 140 /*#define CMDLINE_NEED_CONV */
 141
 142 #define WATCHDOG_LOAD_VALUE     0x4000
 143 #define CONFIG_SYS_STACK_SIZE   0x400
 144 //#define CONFIG_SYS_TEXT_BASZE  0x80f00000
 145
 146 //#define       CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* 256 kB for U-Boot */
 147
 148 /* NAND BOOT is the only boot method */
 149 #define CONFIG_NAND_U_BOOT
 150 #define DYNAMIC_CRC_TABLE
 151 /* Start copying real U-boot from the second page */
 152 #define CONFIG_SYS_NAND_U_BOOT_OFFS     0x40000
 153 #define CONFIG_SYS_NAND_U_BOOT_SIZE     0x8A000
 154 #define RAM_TYPPE_IS_SDRAM      0
 155 //#define FPGA_TRACE_DOWNLOAD //for download image from trace
 156
 157 /* Load U-Boot to this address */
 158 #define CONFIG_SYS_NAND_U_BOOT_DST      0x8f800000
 159 #define CONFIG_SYS_NAND_U_BOOT_START    CONFIG_SYS_NAND_U_BOOT_DST
 160 #define CONFIG_SYS_SDRAM_BASE 0x80000000
 161 #define CONFIG_SYS_SDRAM_END (CONFIG_SYS_SDRAM_BASE + 256*1024*1024)
 162
 163 #ifdef CONFIG_NAND_SPL
 164 #define CONFIG_SYS_INIT_SP_ADDR         (CONFIG_SYS_SDRAM_END - 0x40000)
 165 #else
 166
 167 #define CONFIG_MMU_TABLE_ADDR (0x00020000)
 168 #define CONFIG_SYS_INIT_SP_ADDR     \
 169         (CONFIG_SYS_SDRAM_END - 0x10000 - GENERATED_GBL_DATA_SIZE)
 170
 171 #define CONFIG_SKIP_LOWLEVEL_INIT
 172 #endif
 173
 174 #define CONFIG_HW_WATCHDOG
 175 //#define CONFIG_AUTOBOOT //used for FPGA test, auto boot other image
 176 //#define CONFIG_DISPLAY_CPUINFO
 177
 178 #define CONFIG_CMDLINE_TAG              1       /* enable passing of ATAGs */
 179 #define CONFIG_SETUP_MEMORY_TAGS        1
 180 #define CONFIG_INITRD_TAG               1
 181
 182 /*
 183  * Memory Info
 184  */
 185 /* malloc() len */
 186 #define CONFIG_SYS_MALLOC_LEN           (2 << 20)       /* 1 MiB */
 187 /*
 188  * Board has 2 32MB banks of DRAM but there is a bug when using
 189  * both so only the first is configured
 190  */
 191 #define CONFIG_NR_DRAM_BANKS    1
 192
 193 #define PHYS_SDRAM_1            0x80000000
 194 #define PHYS_SDRAM_1_SIZE       0x10000000
 195 #if (CONFIG_NR_DRAM_BANKS == 2)
 196 #define PHYS_SDRAM_2            0x90000000
 197 #define PHYS_SDRAM_2_SIZE       0x10000000
 198 #endif
 199 /* 8MB DRAM test */
 200 #define CONFIG_SYS_MEMTEST_START        PHYS_SDRAM_1
 201 #define CONFIG_SYS_MEMTEST_END          (PHYS_SDRAM_1+0x0800000)
 202 #define CONFIG_STACKSIZE        (256 * 1024)    /* regular stack */
 203
 204 /*
 205  * Serial Info
 206  */
 207 #define CONFIG_SPRD_UART                1
 208 #define CONFIG_SYS_SC8800X_UART1        1
 209 #define CONFIG_CONS_INDEX       1       /* use UART0 for console */
 210 #define CONFIG_BAUDRATE         115200  /* Default baud rate */
 211 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200 }
 212 #define CONFIG_SPRD_SPI
 213 #define CONFIG_SPRD_I2C
 214 #define CONFIG_SC8830_I2C
 215 /*
 216  * Flash & Environment
 217  */
 218 /* No NOR flash present */
 219 #define CONFIG_SYS_MONITOR_LEN ((CONFIG_SYS_NAND_U_BOOT_OFFS)+(CONFIG_SYS_NAND_U_BOOT_SIZE))
 220 #define CONFIG_SYS_NO_FLASH     1
 221 #define CONFIG_ENV_IS_NOWHERE
 222 #define CONFIG_ENV_SIZE         (128 * 1024)
 223 /*
 224 #define CONFIG_ENV_IS_IN_NAND
 225 #define CONFIG_ENV_OFFSET       CONFIG_SYS_MONITOR_LEN
 226 #define CONFIG_ENV_OFFSET_REDUND        (CONFIG_ENV_OFFSET + CONFIG_ENV_SIZE)
 227 */
 228
 229 /* DDR */
 230 #define CONFIG_CLK_PARA
 231 //#define CONFIG_FPGA
 232
 233 #ifndef CONFIG_CLK_PARA
 234 #define DDR_CLK 333
 235 #else
 236 #define MAGIC_HEADER    0x5555AAAA
 237 #define MAGIC_END       0xAAAA5555
 238 #define CONFIG_PARA_VERSION 1
 239 #define CLK_CA7_CORE    ARM_CLK_1000M
 240 #define CLK_CA7_AXI     ARM_CLK_500M
 241 #define CLK_CA7_DGB     ARM_CLK_200M
 242 #define CLK_CA7_AHB     AHB_CLK_192M
 243 #define CLK_CA7_APB     APB_CLK_64M
 244 #define CLK_PUB_AHB     PUB_AHB_CLK_153_6M
 245 #define CLK_AON_APB     AON_APB_CLK_128M
 246 #define DDR_FREQ        333000000
 247 #define DCDC_ARM        1200
 248 #define DCDC_CORE       1100
 249 #define CONFIG_VOL_PARA
 250 #endif
 251 //---these three macro below,only one can be open
 252 //#define DDR_LPDDR1
 253 #define DDR_LPDDR2
 254 //#define DDR_DDR3
 255
 256 //#define DDR_TYPE DRAM_LPDDR2_2CS_8G_X32
 257 #define DDR_TYPE DRAM_LPDDR2_1CS_4G_X32
 258 //#define DDR_TYPE DRAM_LPDDR2_1CS_8G_X32
 259 //#define DDR_TYPE DRAM_LPDDR2_2CS_16G_X32
 260 //#define DDR_TYPE DRAM_DDR3_1CS_2G_X8_4P
 261 //#define DDR_TYPE DRAM_DDR3_1CS_4G_X16_2P
 262
 263 #define DDR3_DLL_ON TRUE
 264 //#define DLL_BYPASS
 265 #define DDR_APB_CLK 128
 266 #define DDR_DFS_SUPPORT
 267 #define DDR_DFS_VAL_BASE 0X1c00
 268
 269 //#define DDR_SCAN_SUPPORT
 270 #define MEM_IO_DS LPDDR2_DS_40R
 271
 272 #define PUBL_LPDDR1_DS PUBL_LPDDR1_DS_48OHM
 273 #define PUBL_LPDDR2_DS PUBL_LPDDR2_DS_40OHM
 274 #define PUBL_DDR3_DS   PUBL_DDR3_DS_34OHM
 275
 276 /* NAND */
 277 #define CONFIG_NAND_DOLPHIN
 278 #define CONFIG_SPRD_NAND_REGS_BASE      (0x20B00000)
 279 #define CONFIG_SYS_MAX_NAND_DEVICE      1
 280 #define CONFIG_SYS_NAND_BASE            (0x20B00000)
 281 //#define CONFIG_JFFS2_NAND
 282 //#define CONFIG_SPRD_NAND_HWECC
 283 #define CONFIG_SYS_NAND_HW_ECC
 284 #define CONFIG_SYS_NAND_LARGEPAGE
 285 //#define CONFIG_SYS_NAND_5_ADDR_CYCLE
 286
 287 #define CONFIG_SYS_64BIT_VSPRINTF
 288
 289 #define CONFIG_CMD_MTDPARTS
 290 #define CONFIG_MTD_PARTITIONS
 291 #define CONFIG_MTD_DEVICE
 292 #define CONFIG_CMD_UBI
 293 #define CONFIG_RBTREE
 294
 295 /* U-Boot general configuration */
 296 #define CONFIG_SYS_PROMPT       "=> "   /* Monitor Command Prompt */
 297 #define CONFIG_SYS_CBSIZE       1024    /* Console I/O Buffer Size  */
 298 /* Print buffer sz */
 299 #define CONFIG_SYS_PBSIZE       (CONFIG_SYS_CBSIZE + \
 300                 sizeof(CONFIG_SYS_PROMPT) + 16)
 301 #define CONFIG_SYS_MAXARGS      32      /* max number of command args */
 302 /* Boot Argument Buffer Size */
 303 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE
 304 #define CONFIG_CMDLINE_EDITING
 305 #define CONFIG_SYS_LONGHELP
 306
 307 /* support OS choose */
 308 #undef CONFIG_BOOTM_NETBSD
 309 #undef CONFIG_BOOTM_RTEMS
 310
 311 /* U-Boot commands */
 312 #include <config_cmd_default.h>
 313 #define CONFIG_CMD_NAND
 314 #undef CONFIG_CMD_FPGA
 315 #undef CONFIG_CMD_LOADS
 316 #undef CONFIG_CMD_NET
 317 #undef CONFIG_CMD_NFS
 318 #undef CONFIG_CMD_SETGETDCR
 319
 320 #define CONFIG_ENV_OVERWRITE
 321
 322 #ifdef SPRD_EVM_TAG_ON
 323 #define CONFIG_BOOTDELAY        0
 324 #else
 325 #define CONFIG_BOOTDELAY        0
 326 #define CONFIG_ZERO_BOOTDELAY_CHECK
 327 #endif
 328
 329 #define CONFIG_LOADADDR         (CONFIG_SYS_TEXT_BASE - CONFIG_SYS_MALLOC_LEN - 4*1024*1024)    /* loadaddr env var */
 330 #define CONFIG_SYS_LOAD_ADDR    CONFIG_LOADADDR
 331
 332 #define xstr(s) str(s)
 333 #define str(s)  #s
 334
 335 #define MTDIDS_DEFAULT "nand0=sprd-nand"
 336 #define MTDPARTS_DEFAULT "mtdparts=sprd-nand:256k(spl),2m(2ndbl),256k(tdmodem),256k(tddsp),256k(tdfixnv1),256k(tdruntimenv),256k(wmodem),256k(wdsp),256k(wfixnv1),256k(wruntimenv1),256k(prodinfo1),256k(prodinfo3),1024k(logo),1024k(fastbootlogo),10m(boot),300m(system),150m(cache),10m(recovery),256k(misc),256k(sd),512k(userdata)"
 337 #define CONFIG_BOOTARGS "mem=512M console=ttyS1,115200n8 init=/init " MTDPARTS_DEFAULT
 338 #define COPY_LINUX_KERNEL_SIZE  (0x600000)
 339 #define LINUX_INITRD_NAME       "modem"
 340
 341 #define CONFIG_BOOTCOMMAND "cboot normal"
 342 #define CONFIG_EXTRA_ENV_SETTINGS                               ""
 343
 344 #ifdef CONFIG_CMD_NET
 345 #define CONFIG_IPADDR 192.168.10.2
 346 #define CONFIG_SERVERIP 192.168.10.5
 347 #define CONFIG_NETMASK 255.255.255.0
 348 #define CONFIG_USBNET_DEVADDR 26:03:ee:00:87:9f
 349 #define CONFIG_USBNET_HOSTADDR 9a:04:c7:d6:30:d0
 350
 351
 352 #define CONFIG_NET_MULTI
 353 #define CONFIG_CMD_DNS
 354 #define CONFIG_CMD_NFS
 355 #define CONFIG_CMD_RARP
 356 #define CONFIG_CMD_PING
 357 /*#define CONFIG_CMD_SNTP */
 358 #endif
 359
 360 #define CONFIG_USB_CORE_IP_293A
 361 #define CONFIG_USB_GADGET_SC8800G
 362 #define CONFIG_USB_DWC
 363 #define CONFIG_USB_GADGET_DUALSPEED
 364 //#define CONFIG_USB_ETHER
 365 #define CONFIG_CMD_FASTBOOT
 366 #define SCRATCH_ADDR    (CONFIG_SYS_SDRAM_BASE + 0x100000)
 367 #define FB_DOWNLOAD_BUF_SIZE (350*1024*1024)
 368
 369 #define CONFIG_MODEM_CALIBERATE
 370 #define CONFIG_MODEM_CALI_UART
 371
 372 #define CONFIG_LCD
 373 #ifdef  CONFIG_LCD
 374 #define CONFIG_SPLASH_SCREEN
 375 #define LCD_BPP LCD_COLOR16
 376 //#define CONFIG_LCD_HVGA   1
 377 //#define CONFIG_LCD_QVGA   1
 378 //#define CONFIG_LCD_QHD 1
 379 //#define CONFIG_LCD_720P 1
 380 #define CONFIG_LCD_FWVGA 1
 381
 382 //#define CONFIG_LCD_INFO
 383 //#define LCD_TEST_PATTERN
 384 //#define CONFIG_LCD_LOGO
 385 //#define CONFIG_FB_LCD_S6D0139
 386 //#define CONFIG_FB_LCD_SSD2075_MIPI
 387 //#define CONFIG_FB_LCD_NT35516_MIPI
 388 //#define CONFIG_FB_LCD_HX8363_RGB_SPI
 389 //#define CONFIG_FB_LCD_ILI9486
 390 //#define CONFIG_FB_LCD_ILI9341
 391 //#define CONFIG_FB_LCD_ST7789V_MCU
 392 //#define CONFIG_FB_LCD_HX8363_MCU
 393 #define CONFIG_FB_LCD_SC7798_RGB_SPI
 394 #define CONFIG_SYS_WHITE_ON_BLACK
 395 #ifdef  LCD_TEST_PATTERN
 396 #define CONSOLE_COLOR_RED 0xf800
 397 #define CONSOLE_COLOR_GREEN 0x07e0
 398 #define CONSOLE_COLOR_YELLOW 0x07e0
 399 #define CONSOLE_COLOR_BLUE 0x001f
 400 #define CONSOLE_COLOR_MAGENTA 0x001f
 401 #define CONSOLE_COLOR_CYAN 0x001f
 402 #endif
 403 #endif // CONFIG_LCD
 404
 405 #define CONFIG_SPRD_SYSDUMP
 406 #include <asm/sizes.h>
 407 #define SPRD_SYSDUMP_MAGIC      ((PHYS_OFFSET_ADDR & (~(SZ_512M - 1))) + SZ_512M - SZ_1M)
 408 #define CALIBRATE_ENUM_MS 3000
 409 #define CALIBRATE_IO_MS 2000
 410
 411 //#define LOW_BAT_ADC_LEVEL 782 /*phone battery adc value low than this value will not boot up*/
 412 #define LOW_BAT_VOL            3500 /*phone battery voltage low than this value will not boot up*/
 413 #define LOW_BAT_VOL_CHG        3300    //3.3V charger connect
 414
 415 #define PWR_KEY_DETECT_CNT 12 /*this should match the count of boot_pwr_check() function */
 416 #define ALARM_LEAD_SET_MS 0 /* time set for alarm boot in advancd */
 417
 418 #define PHYS_OFFSET_ADDR                        0x80000000
 419 #define TD_CP_OFFSET_ADDR                       0x8000000       /*128*/
 420 #define TD_CP_SDRAM_SIZE                        0x1200000       /*24M*/
 421 #define WCDMA_CP_OFFSET_ADDR            0x8000000       /*128M*/
 422 #define WCDMA_CP_SDRAM_SIZE                 0x2000000   /*32M*/
 423
 424 #define WCN_CP_OFFSET_ADDR          0xa800000   /*168M*/
 425 #define WCN_CP_SDRAM_SIZE           0x281000//0x500000    /*5M*/
 426
 427 #define SIPC_APCP_RESET_ADDR_SIZE       0xC00   /*3K*/
 428 #define SIPC_APCP_RESET_SIZE        0x1000      /*4K*/
 429 #define SIPC_TD_APCP_START_ADDR         (PHYS_OFFSET_ADDR + TD_CP_OFFSET_ADDR + TD_CP_SDRAM_SIZE - SIPC_APCP_RESET_SIZE)        /*0x897FF000*/
 430 #define SIPC_WCDMA_APCP_START_ADDR      (PHYS_OFFSET_ADDR + WCDMA_CP_OFFSET_ADDR + WCDMA_CP_SDRAM_SIZE - SIPC_APCP_RESET_SIZE)
 431 #define SIPC_WCN_APCP_START_ADDR    (PHYS_OFFSET_ADDR + WCN_CP_OFFSET_ADDR + WCN_CP_SDRAM_SIZE - SIPC_APCP_RESET_SIZE)
 432 #define CALIBRATION_FLAG         (PHYS_OFFSET_ADDR + TD_CP_OFFSET_ADDR + TD_CP_SDRAM_SIZE - 0x400) /*the last 1K of modem memory area*/
 433 #define  CALIBRATION_FLAG_WCDMA  CALIBRATION_FLAG
 434
 435 //#define CALIBRATION_FLAG           0x89700000
 436
 437 #define CONFIG_CMD_SOUND 1
 438 #define CONFIG_CMD_FOR_HTC 1
 439 #define CONFIG_SOUND_CODEC_SPRD_V3 1
 440 #define CONFIG_SOUND_DAI_VBC_R2P0 1
 441 /* #define CONFIG_SPRD_AUDIO_DEBUG */
 442
 443 #define CONFIG_RAMDUMP_NO_SPLIT 1 /* Don't split sysdump file */
 444
 445 #define CONFIG_PBINT_7S_RESET_V1
 446 /* short reset when power key reset trigged */
 447 /* #define CONFIG_PBINT_7S_RST_SW_SHORT 1 */
 448 /* reset then release the power key when reset trigged */
 449 /* #define CONFIG_PBINT_7S_RST_SW_LONG 1 */
 450 /* reset then release the power key when reset trigged */
 451 /* #define CONFIG_PBINT_7S_RST_HW_LONG 1 */
 452 /* rang:2-16 unit: s */
 453 /* #define CONFIG_PBINT_7S_RST_THRESHOLD 7 */
 454
 455 #define CONFIG_SMPL_MODE
 456 /* rang:0(0.5s) - 7(4s) unit: s step: 0.5s */
 457 /* #define CONFIG_SMPL_THRESHOLD 0 */
 458
 459 #endif /* __CONFIG_H */