tizen 2.4 release
[kernel/u-boot-tm1.git] / board / trab / rs485.c
1 /*
2  * (C) Copyright 2003
3  * Martin Krause, TQ-Systems GmbH, <martin.krause@tqs.de>
4  *
5  * Based on arch/arm/cpu/arm920t/serial.c, by Gary Jennejohn
6  * (C) Copyright 2002 Gary Jennejohn, DENX Software Engineering, <garyj@denx.de>
7  *
8  * This program is free software; you can redistribute it and/or modify
9  * it under the terms of the GNU General Public License as published by
10  * the Free Software Foundation; either version 2 of the License, or
11  * (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
21  *
22  */
23
24 #include <common.h>
25 #include <asm/arch/s3c24x0_cpu.h>
26 #include "rs485.h"
27
28 static void rs485_setbrg (void);
29 static void rs485_cfgio (void);
30 static void set_rs485re(unsigned char rs485re_state);
31 static void set_rs485de(unsigned char rs485de_state);
32 static void rs485_setbrg (void);
33 #ifdef  NOT_USED
34 static void trab_rs485_disable_tx(void);
35 static void trab_rs485_disable_rx(void);
36 #endif
37
38 #define UART_NR S3C24X0_UART1
39
40 /* CPLD-Register for controlling TRAB hardware functions */
41 #define CPLD_RS485_RE           ((volatile unsigned long *)0x04028000)
42
43 static void rs485_setbrg (void)
44 {
45         struct s3c24x0_uart * const uart = s3c24x0_get_base_uart(UART_NR);
46         int i;
47         unsigned int reg = 0;
48
49         /* value is calculated so : (int)(PCLK/16./baudrate) -1 */
50         /* reg = (33000000 / (16 * gd->baudrate)) - 1; */
51         reg = (33000000 / (16 * 38400)) - 1;
52
53         /* FIFO enable, Tx/Rx FIFO clear */
54         uart->ufcon = 0x07;
55         uart->umcon = 0x0;
56         /* Normal,No parity,1 stop,8 bit */
57         uart->ulcon = 0x3;
58         /*
59          * tx=level,rx=edge,disable timeout int.,enable rx error int.,
60          * normal,interrupt or polling
61          */
62         uart->ucon = 0x245;
63         uart->ubrdiv = reg;
64
65         for (i = 0; i < 100; i++);
66 }
67
68 static void rs485_cfgio (void)
69 {
70         struct s3c24x0_gpio * const gpio = s3c24x0_get_base_gpio();
71
72         gpio->pfcon &= ~(0x3 << 2);
73         gpio->pfcon |=  (0x2 << 2); /* configure GPF1 as RXD1 */
74
75         gpio->pfcon &= ~(0x3 << 6);
76         gpio->pfcon |=  (0x2 << 6); /* configure GPF3 as TXD1 */
77
78         gpio->pfup |= (1 << 1); /* disable pullup on GPF1 */
79         gpio->pfup |= (1 << 3); /* disable pullup on GPF3 */
80
81         gpio->pacon &= ~(1 << 11); /* set GPA11 (RS485_DE) to output */
82 }
83
84 /*
85  * Initialise the rs485 port with the given baudrate. The settings
86  * are always 8 data bits, no parity, 1 stop bit, no start bits.
87  *
88  */
89 int rs485_init (void)
90 {
91         rs485_cfgio ();
92         rs485_setbrg ();
93
94         return (0);
95 }
96
97 /*
98  * Read a single byte from the rs485 port. Returns 1 on success, 0
99  * otherwise. When the function is succesfull, the character read is
100  * written into its argument c.
101  */
102 int rs485_getc (void)
103 {
104         struct s3c24x0_uart * const uart = s3c24x0_get_base_uart(UART_NR);
105
106         /* wait for character to arrive */
107         while (!(uart->utrstat & 0x1))
108                 ;
109
110         return uart->urxh & 0xff;
111 }
112
113 /*
114  * Output a single byte to the rs485 port.
115  */
116 void rs485_putc (const char c)
117 {
118         struct s3c24x0_uart * const uart = s3c24x0_get_base_uart(UART_NR);
119
120         /* wait for room in the tx FIFO */
121         while (!(uart->utrstat & 0x2))
122                 ;
123
124         uart->utxh = c;
125
126         /* If \n, also do \r */
127         if (c == '\n')
128                 rs485_putc ('\r');
129 }
130
131 /*
132  * Test whether a character is in the RX buffer
133  */
134 int rs485_tstc (void)
135 {
136         struct s3c24x0_uart * const uart = s3c24x0_get_base_uart(UART_NR);
137
138         return uart->utrstat & 0x1;
139 }
140
141 void rs485_puts (const char *s)
142 {
143         while (*s) {
144                 rs485_putc (*s++);
145         }
146 }
147
148
149 /*
150  * State table:
151  *      RE      DE      Result
152  *      1       1       XMIT
153  *      0       0       RCV
154  *      1       0       Shutdown
155  */
156
157 /* function that controls the receiver enable for the rs485 */
158 /* rs485re_state reflects the level (0/1) of the RE pin */
159
160 static void set_rs485re(unsigned char rs485re_state)
161 {
162         if(rs485re_state)
163                 *CPLD_RS485_RE = 0x010000;
164         else
165                 *CPLD_RS485_RE = 0x0;
166 }
167
168 /* function that controls the sender enable for the rs485 */
169 /* rs485de_state reflects the level (0/1) of the DE pin */
170
171 static void set_rs485de(unsigned char rs485de_state)
172 {
173         struct s3c24x0_gpio * const gpio = s3c24x0_get_base_gpio();
174
175         /* This is on PORT A bit 11 */
176         if(rs485de_state)
177                 gpio->padat |= (1 << 11);
178         else
179                 gpio->padat &= ~(1 << 11);
180 }
181
182
183 void trab_rs485_enable_tx(void)
184 {
185         set_rs485de(1);
186         set_rs485re(1);
187 }
188
189 void trab_rs485_enable_rx(void)
190 {
191         set_rs485re(0);
192         set_rs485de(0);
193 }
194
195 #ifdef  NOT_USED
196 static void trab_rs485_disable_tx(void)
197 {
198         set_rs485de(0);
199 }
200
201 static void trab_rs485_disable_rx(void)
202 {
203         set_rs485re(1);
204 }
205 #endif