arch/arm/include/asm/arch-sc9630/chip_x35l/__regs_ana_apb_if.h

   1 /*
   2  * Copyright (C) 2014-2015 Spreadtrum Communications Inc.
   3  *
   4  * This file is dual-licensed: you can use it either under the terms
   5  * of the GPL or the X11 license, at your option. Note that this dual
   6  * licensing only applies to this file, and not this project as a
   7  * whole.
   8  *
   9  */
  10
  11 #ifndef __ANA_REGS_GLB_H__
  12 #define __ANA_REGS_GLB_H__
  13
  14 #define ANA_REGS_GLB
  15
  16 /* registers definitions for controller ANA_REGS_GLB */
  17 #define ANA_REG_GLB_ARM_MODULE_EN       SCI_ADDR(ANA_REGS_GLB_BASE, 0x0000)
  18 #define ANA_REG_GLB_ARM_CLK_EN          SCI_ADDR(ANA_REGS_GLB_BASE, 0x0004)
  19 #define ANA_REG_GLB_RTC_CLK_EN          SCI_ADDR(ANA_REGS_GLB_BASE, 0x0008)
  20 #define ANA_REG_GLB_ARM_RST             SCI_ADDR(ANA_REGS_GLB_BASE, 0x000C)
  21 #define ANA_REG_GLB_LDO_DCDC_PD_RTCSET  SCI_ADDR(ANA_REGS_GLB_BASE, 0x0010)
  22 #define ANA_REG_GLB_LDO_DCDC_PD_RTCCLR  SCI_ADDR(ANA_REGS_GLB_BASE, 0x0014)
  23 #define ANA_REG_GLB_RTC_CTRL            SCI_ADDR(ANA_REGS_GLB_BASE, 0x0018)
  24 #define ANA_REG_GLB_LDO_PD_CTRL         SCI_ADDR(ANA_REGS_GLB_BASE, 0x001C)
  25 #define ANA_REG_GLB_LDO_V_CTRL0         SCI_ADDR(ANA_REGS_GLB_BASE, 0x0020)
  26 #define ANA_REG_GLB_LDO_V_CTRL1         SCI_ADDR(ANA_REGS_GLB_BASE, 0x0024)
  27 #define ANA_REG_GLB_LDO_V_CTRL2         SCI_ADDR(ANA_REGS_GLB_BASE, 0x0028)
  28 #define ANA_REG_GLB_LDO_CAL_CTRL0       SCI_ADDR(ANA_REGS_GLB_BASE, 0x002C)
  29 #define ANA_REG_GLB_LDO_CAL_CTRL1       SCI_ADDR(ANA_REGS_GLB_BASE, 0x0030)
  30 #define ANA_REG_GLB_LDO_CAL_CTRL2       SCI_ADDR(ANA_REGS_GLB_BASE, 0x0034)
  31 #define ANA_REG_GLB_LDO_CAL_CTRL3       SCI_ADDR(ANA_REGS_GLB_BASE, 0x0038)
  32 #define ANA_REG_GLB_LDO_CAL_CTRL4       SCI_ADDR(ANA_REGS_GLB_BASE, 0x003C)
  33 #define ANA_REG_GLB_LDO_CAL_CTRL5       SCI_ADDR(ANA_REGS_GLB_BASE, 0x0040)
  34 #define ANA_REG_GLB_LDO_CAL_CTRL6       SCI_ADDR(ANA_REGS_GLB_BASE, 0x0044)
  35 #define ANA_REG_GLB_AUXAD_CTL           SCI_ADDR(ANA_REGS_GLB_BASE, 0x0048)
  36 #define ANA_REG_GLB_DCDC_CTRL0          SCI_ADDR(ANA_REGS_GLB_BASE, 0x004C)
  37 #define ANA_REG_GLB_DCDC_CTRL1          SCI_ADDR(ANA_REGS_GLB_BASE, 0x0050)
  38 #define ANA_REG_GLB_DCDC_CTRL2          SCI_ADDR(ANA_REGS_GLB_BASE, 0x0054)
  39 #define ANA_REG_GLB_DCDC_CTRL3          SCI_ADDR(ANA_REGS_GLB_BASE, 0x0058)
  40 #define ANA_REG_GLB_DCDC_CTRL4          SCI_ADDR(ANA_REGS_GLB_BASE, 0x005C)
  41 #define ANA_REG_GLB_DCDC_CTRL5          SCI_ADDR(ANA_REGS_GLB_BASE, 0x0060)
  42 #define ANA_REG_GLB_DCDC_CTRL6          SCI_ADDR(ANA_REGS_GLB_BASE, 0x0064)
  43 #define ANA_REG_GLB_DDR2_CTRL           SCI_ADDR(ANA_REGS_GLB_BASE, 0x0068)
  44 #define ANA_REG_GLB_SLP_WAIT_DCDCARM    SCI_ADDR(ANA_REGS_GLB_BASE, 0x006C)
  45 #define ANA_REG_GLB_LDO1828_XTL_CTL     SCI_ADDR(ANA_REGS_GLB_BASE, 0x0070)
  46 #define ANA_REG_GLB_LDO_SLP_CTRL0       SCI_ADDR(ANA_REGS_GLB_BASE, 0x0074)
  47 #define ANA_REG_GLB_LDO_SLP_CTRL1       SCI_ADDR(ANA_REGS_GLB_BASE, 0x0078)
  48 #define ANA_REG_GLB_LDO_SLP_CTRL2       SCI_ADDR(ANA_REGS_GLB_BASE, 0x007C)
  49 #define ANA_REG_GLB_LDO_SLP_CTRL3       SCI_ADDR(ANA_REGS_GLB_BASE, 0x0080)
  50 #define ANA_REG_GLB_AUD_SLP_CTRL4       SCI_ADDR(ANA_REGS_GLB_BASE, 0x0084)
  51 #define ANA_REG_GLB_DCDC_SLP_CTRL       SCI_ADDR(ANA_REGS_GLB_BASE, 0x0088)
  52 #define ANA_REG_GLB_XTL_WAIT_CTRL       SCI_ADDR(ANA_REGS_GLB_BASE, 0x008C)
  53 #define ANA_REG_GLB_FLASH_CTRL          SCI_ADDR(ANA_REGS_GLB_BASE, 0x0090)
  54 #define ANA_REG_GLB_WHTLED_CTRL0        SCI_ADDR(ANA_REGS_GLB_BASE, 0x0094)
  55 #define ANA_REG_GLB_WHTLED_CTRL1        SCI_ADDR(ANA_REGS_GLB_BASE, 0x0098)
  56 #define ANA_REG_GLB_WHTLED_CTRL2        SCI_ADDR(ANA_REGS_GLB_BASE, 0x009C)
  57 #define ANA_REG_GLB_ANA_DRV_CTRL        SCI_ADDR(ANA_REGS_GLB_BASE, 0x00A0)
  58 #define ANA_REG_GLB_VIBR_CTRL0          SCI_ADDR(ANA_REGS_GLB_BASE, 0x00A4)
  59 #define ANA_REG_GLB_VIBR_CTRL1          SCI_ADDR(ANA_REGS_GLB_BASE, 0x00A8)
  60 #define ANA_REG_GLB_VIBR_CTRL2          SCI_ADDR(ANA_REGS_GLB_BASE, 0x00AC)
  61 #define ANA_REG_GLB_VIBR_WR_PROT_VALUE  SCI_ADDR(ANA_REGS_GLB_BASE, 0x00B0)
  62 #define ANA_REG_GLB_AUDIO_CTRL          SCI_ADDR(ANA_REGS_GLB_BASE, 0x00B4)
  63 #define ANA_REG_GLB_CHGR_CTRL0          SCI_ADDR(ANA_REGS_GLB_BASE, 0x00B8)
  64 #define ANA_REG_GLB_CHGR_CTRL1          SCI_ADDR(ANA_REGS_GLB_BASE, 0x00BC)
  65 #define ANA_REG_GLB_CHGR_CTRL2          SCI_ADDR(ANA_REGS_GLB_BASE, 0x00C0)
  66 #define ANA_REG_GLB_CHGR_STATUS         SCI_ADDR(ANA_REGS_GLB_BASE, 0x00C4)
  67 #define ANA_REG_GLB_ANA_MIXED_CTRL      SCI_ADDR(ANA_REGS_GLB_BASE, 0x00C8)
  68 #define ANA_REG_GLB_PWR_XTL_EN0         SCI_ADDR(ANA_REGS_GLB_BASE, 0x00CC)
  69 #define ANA_REG_GLB_PWR_XTL_EN1         SCI_ADDR(ANA_REGS_GLB_BASE, 0x00D0)
  70 #define ANA_REG_GLB_PWR_XTL_EN2         SCI_ADDR(ANA_REGS_GLB_BASE, 0x00D4)
  71 #define ANA_REG_GLB_PWR_XTL_EN3         SCI_ADDR(ANA_REGS_GLB_BASE, 0x00D8)
  72 #define ANA_REG_GLB_PWR_XTL_EN4         SCI_ADDR(ANA_REGS_GLB_BASE, 0x00DC)
  73 #define ANA_REG_GLB_PWR_XTL_EN5         SCI_ADDR(ANA_REGS_GLB_BASE, 0x00E0)
  74 #define ANA_REG_GLB_ANA_STATUS          SCI_ADDR(ANA_REGS_GLB_BASE, 0x00E4)
  75 #define ANA_REG_GLB_POR_RST_MONITOR     SCI_ADDR(ANA_REGS_GLB_BASE, 0x00E8)
  76 #define ANA_REG_GLB_WDG_RST_MONITOR     SCI_ADDR(ANA_REGS_GLB_BASE, 0x00EC)
  77 #define ANA_REG_GLB_POR_PIN_RST_MONITOR SCI_ADDR(ANA_REGS_GLB_BASE, 0x00F0)
  78 #define ANA_REG_GLB_POR_SRC_FLAG        SCI_ADDR(ANA_REGS_GLB_BASE, 0x00F4)
  79 #define ANA_REG_GLB_POR_7S_CTRL         SCI_ADDR(ANA_REGS_GLB_BASE, 0x00F8)
  80 #define ANA_REG_GLB_INT_DEBUG           SCI_ADDR(ANA_REGS_GLB_BASE, 0x00FC)
  81 #define ANA_REG_GLB_GPI_DEBUG           SCI_ADDR(ANA_REGS_GLB_BASE, 0x0100)
  82 #define ANA_REG_GLB_HWRST_RTC           SCI_ADDR(ANA_REGS_GLB_BASE, 0x0104)
  83 #define ANA_REG_GLB_CHIP_ID_LOW         SCI_ADDR(ANA_REGS_GLB_BASE, 0x0108)
  84 #define ANA_REG_GLB_CHIP_ID_HIGH        SCI_ADDR(ANA_REGS_GLB_BASE, 0x010C)
  85 #define ANA_REG_GLB_ARM_MF_REG          SCI_ADDR(ANA_REGS_GLB_BASE, 0x0110)
  86 #define ANA_REG_GLB_AFUSE_CTRL          SCI_ADDR(ANA_REGS_GLB_BASE, 0x0114)
  87 #define ANA_REG_GLB_AFUSE_OUT0          SCI_ADDR(ANA_REGS_GLB_BASE, 0x0118)
  88 #define ANA_REG_GLB_AFUSE_OUT1          SCI_ADDR(ANA_REGS_GLB_BASE, 0x011C)
  89 #define ANA_REG_GLB_AFUSE_OUT2          SCI_ADDR(ANA_REGS_GLB_BASE, 0x0120)
  90 #define ANA_REG_GLB_AFUSE_OUT3          SCI_ADDR(ANA_REGS_GLB_BASE, 0x0124)
  91 #define ANA_REG_GLB_ARCH_EN             SCI_ADDR(ANA_REGS_GLB_BASE, 0x0128)
  92 #define ANA_REG_GLB_MCU_WR_PROT_VALUE   SCI_ADDR(ANA_REGS_GLB_BASE, 0x012C)
  93 #define ANA_REG_GLB_MP_PWR_CTRL0        SCI_ADDR(ANA_REGS_GLB_BASE, 0x0130)
  94 #define ANA_REG_GLB_MP_MISC_CTRL    SCI_ADDR(ANA_REGS_GLB_BASE, 0x0148)
  95 #define ANA_REG_GLB_DCDC_CORE_ADI       SCI_ADDR(ANA_REGS_GLB_BASE, 0x0160)
  96 #define ANA_REG_GLB_DCDC_ARM_ADI        SCI_ADDR(ANA_REGS_GLB_BASE, 0x0164)
  97 #define ANA_REG_GLB_DCDC_MEM_ADI        SCI_ADDR(ANA_REGS_GLB_BASE, 0x0168)
  98 #define ANA_REG_GLB_DCDC_GEN_ADI        SCI_ADDR(ANA_REGS_GLB_BASE, 0x016C)
  99 #define ANA_REG_GLB_DCDC_WRF_ADI        SCI_ADDR(ANA_REGS_GLB_BASE, 0x0170)
 100 #define ANA_REG_GLB_DCDC_WPA_ADI        SCI_ADDR(ANA_REGS_GLB_BASE, 0x0174)
 101 #define ANA_REG_GLB_DCDC_WPA_DCM_ADI    SCI_ADDR(ANA_REGS_GLB_BASE, 0x017C)
 102 #define ANA_REG_GLB_LDO_CAL_SEL         SCI_ADDR(ANA_REGS_GLB_BASE, 0x0044)
 103
 104 /* bits definitions for register ANA_REG_GLB_ARM_MODULE_EN */
 105 #define BIT_ANA_THM_EN                  ( BIT(12) )
 106 #define BIT_ANA_BLTC_EN                 ( BIT(10) )
 107 #define BIT_ANA_PINREG_EN               ( BIT(9) )
 108 #define BIT_ANA_FGU_EN                  ( BIT(8) )
 109 #define BIT_ANA_GPIO_EN                 ( BIT(7) )
 110 #define BIT_ANA_ADC_EN                  ( BIT(6) )
 111 #define BIT_ANA_HDT_EN                  ( BIT(5) )
 112 #define BIT_ANA_AUD_EN                  ( BIT(4) )
 113 #define BIT_ANA_EIC_EN                  ( BIT(3) )
 114 #define BIT_ANA_WDG_EN                  ( BIT(2) )
 115 #define BIT_ANA_RTC_EN                  ( BIT(1) )
 116
 117 /* bits definitions for register ANA_REG_GLB_ARM_CLK_EN */
 118 #define BIT_CLK_AUXAD_EN                ( BIT(9) )
 119 #define BIT_CLK_AUXADC_EN               ( BIT(8) )
 120 #define BIT_CLK_AUD_HID_EN              ( BIT(5) )
 121 #define BIT_CLK_AUD_HBD_EN              ( BIT(4) )
 122 #define BIT_CLK_AUD_LOOP_EN             ( BIT(3) )
 123 #define BIT_CLK_AUD_6P5M_EN             ( BIT(2) )
 124 #define BIT_CLK_AUDIF_EN                ( BIT(1) )
 125
 126 /* bits definitions for register ANA_REG_GLB_RTC_CLK_EN */
 127 #define BIT_RTC_FLASH_EN                ( BIT(13) )
 128 #define BIT_RTC_THMA_AUTO_EN            ( BIT(12) )
 129 #define BIT_RTC_THMA_EN                 ( BIT(11) )
 130 #define BIT_RTC_THM_EN                  ( BIT(10) )
 131 #define BIT_RTC_BLTC_EN                 ( BIT(8) )
 132 #define BIT_RTC_FGU_EN                  ( BIT(7) )
 133 #define BIT_RTC_FGUA_EN                 ( BIT(6) )
 134 #define BIT_RTC_VIBR_EN                 ( BIT(5) )
 135 #define BIT_RTC_AUD_EN                  ( BIT(4) )
 136 #define BIT_RTC_EIC_EN                  ( BIT(3) )
 137 #define BIT_RTC_WDG_EN                  ( BIT(2) )
 138 #define BIT_RTC_RTC_EN                  ( BIT(1) )
 139 #define BIT_RTC_ARCH_EN                 ( BIT(0) )
 140
 141 /* bits definitions for register ANA_REG_GLB_ARM_RST */
 142 #define BIT_ANA_THMA_SOFT_RST           ( BIT(14) )
 143 #define BIT_ANA_THM_SOFT_RST            ( BIT(13) )
 144 #define BIT_ANA_AUD_32K_SOFT_RST        ( BIT(12) )
 145 #define BIT_ANA_AUDTX_SOFT_RST          ( BIT(11) )
 146 #define BIT_ANA_AUDRX_SOFT_RST          ( BIT(10) )
 147 #define BIT_ANA_AUD_SOFT_RST            ( BIT(9) )
 148 #define BIT_ANA_AUD_HDT_SOFT_RST        ( BIT(8) )
 149 #define BIT_ANA_GPIO_SOFT_RST           ( BIT(7) )
 150 #define BIT_ANA_ADC_SOFT_RST            ( BIT(6) )
 151 #define BIT_ANA_PWM0_SOFT_RST           ( BIT(5) )
 152 #define BIT_ANA_FGU_SOFT_RST            ( BIT(4) )
 153 #define BIT_ANA_EIC_SOFT_RST            ( BIT(3) )
 154 #define BIT_ANA_WDG_SOFT_RST            ( BIT(2) )
 155 #define BIT_ANA_RTC_SOFT_RST            ( BIT(1) )
 156 #define BIT_ANA_BLTC_SOFT_RST           ( BIT(0) )
 157
 158 /* bits definitions for register ANA_REG_GLB_LDO_DCDC_PD_RTCSET */
 159 #define BIT_DCDC_OTP_PD_RTCSET          ( BIT(14) )
 160 #define BIT_DCDC_WRF_PD_RTCSET          ( BIT(13) )
 161 #define BIT_DCDC_GEN_PD_RTCSET          ( BIT(12) )
 162 #define BIT_DCDC_MEM_PD_RTCSET          ( BIT(11) )
 163 #define BIT_DCDC_ARM_PD_RTCSET          ( BIT(10) )
 164 #define BIT_DCDC_CORE_PD_RTCSET         ( BIT(9) )
 165 #define BIT_LDO_EMMCCORE_PD_RTCSET      ( BIT(8) )
 166 #define BIT_LDO_EMMCIO_PD_RTCSET        ( BIT(7) )
 167 #define BIT_LDO_RF2_PD_RTCSET           ( BIT(6) )
 168 #define BIT_LDO_RF1_PD_RTCSET           ( BIT(5) )
 169 #define BIT_LDO_RF0_PD_RTCSET           ( BIT(4) )
 170 #define BIT_LDO_VDD25_PD_RTCSET         ( BIT(3) )
 171 #define BIT_LDO_VDD28_PD_RTCSET         ( BIT(2) )
 172 #define BIT_LDO_VDD18_PD_RTCSET         ( BIT(1) )
 173 #define BIT_BG_PD_RTCSET                ( BIT(0) )
 174
 175 /* bits definitions for register ANA_REG_GLB_LDO_DCDC_PD_RTCCLR */
 176 #define BIT_DCDC_OTP_PD_RTCCLR          ( BIT(14) )
 177 #define BIT_DCDC_WRF_PD_RTCCLR          ( BIT(13) )
 178 #define BIT_DCDC_GEN_PD_RTCCLR          ( BIT(12) )
 179 #define BIT_DCDC_MEM_PD_RTCCLR          ( BIT(11) )
 180 #define BIT_DCDC_ARM_PD_RTCCLR          ( BIT(10) )
 181 #define BIT_DCDC_CORE_PD_RTCCLR         ( BIT(9) )
 182 #define BIT_LDO_EMMCCORE_PD_RTCCLR      ( BIT(8) )
 183 #define BIT_LDO_EMMCIO_PD_RTCCLR        ( BIT(7) )
 184 #define BIT_LDO_RF2_PD_RTCCLR           ( BIT(6) )
 185 #define BIT_LDO_RF1_PD_RTCCLR           ( BIT(5) )
 186 #define BIT_LDO_RF0_PD_RTCCLR           ( BIT(4) )
 187 #define BIT_LDO_VDD25_PD_RTCCLR         ( BIT(3) )
 188 #define BIT_LDO_VDD28_PD_RTCCLR         ( BIT(2) )
 189 #define BIT_LDO_VDD18_PD_RTCCLR         ( BIT(1) )
 190 #define BIT_BG_PD_RTCCLR                ( BIT(0) )
 191
 192 /* bits definitions for register ANA_REG_GLB_RTC_CTRL */
 193 #define BITS_XOSC32K_CTL_STS(_x_)       ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 194 #define BIT_XOSC32K_CTL_B3_RTCCLR       ( BIT(7) )
 195 #define BIT_XOSC32K_CTL_B2_RTCCLR       ( BIT(6) )
 196 #define BIT_XOSC32K_CTL_B1_RTCCLR       ( BIT(5) )
 197 #define BIT_XOSC32K_CTL_B0_RTCCLR       ( BIT(4) )
 198 #define BIT_XOSC32K_CTL_B3_RTCSET       ( BIT(3) )
 199 #define BIT_XOSC32K_CTL_B2_RTCSET       ( BIT(2) )
 200 #define BIT_XOSC32K_CTL_B1_RTCSET       ( BIT(1) )
 201 #define BIT_XOSC32K_CTL_B0_RTCSET       ( BIT(0) )
 202
 203 /* bits definitions for register ANA_REG_GLB_LDO_PD_CTRL */
 204 #define BIT_LDO_LPREF_PD_SW             ( BIT(12) )
 205 #define BIT_DCDC_WPA_PD                 ( BIT(11) )
 206 #define BIT_LDO_CLSG_PD                 ( BIT(10) )
 207 #define BIT_LDO_USB_PD                  ( BIT(9) )
 208 #define BIT_LDO_CAMMOT_PD               ( BIT(8) )
 209 #define BIT_LDO_CAMIO_PD                ( BIT(7) )
 210 #define BIT_LDO_CAMD_PD                 ( BIT(6) )
 211 #define BIT_LDO_CAMA_PD                 ( BIT(5) )
 212 #define BIT_LDO_SIM2_PD                 ( BIT(4) )
 213 #define BIT_LDO_SIM1_PD                 ( BIT(3) )
 214 #define BIT_LDO_SIM0_PD                 ( BIT(2) )
 215 #define BIT_LDO_SD_PD                   ( BIT(1) )
 216 #define BIT_LDO_AVDD18_PD               ( BIT(0) )
 217
 218 /* bits definitions for register ANA_REG_GLB_LDO_V_CTRL0 */
 219 #define BITS_LDO_EMMCCORE_V(_x_)        ( (_x_) << 14 & (BIT(14)|BIT(15)) )
 220 #define BITS_LDO_EMMCIO_V(_x_)          ( (_x_) << 12 & (BIT(12)|BIT(13)) )
 221 #define BITS_LDO_RF2_V(_x_)             ( (_x_) << 10 & (BIT(10)|BIT(11)) )
 222 #define BITS_LDO_RF1_V(_x_)             ( (_x_) << 8 & (BIT(8)|BIT(9)) )
 223 #define BITS_LDO_RF0_V(_x_)             ( (_x_) << 6 & (BIT(6)|BIT(7)) )
 224 #define BITS_LDO_VDD25_V(_x_)           ( (_x_) << 4 & (BIT(4)|BIT(5)) )
 225 #define BITS_LDO_VDD28_V(_x_)           ( (_x_) << 2 & (BIT(2)|BIT(3)) )
 226 #define BITS_LDO_VDD18_V(_x_)           ( (_x_) << 0 & (BIT(0)|BIT(1)) )
 227
 228 /* bits definitions for register ANA_REG_GLB_LDO_V_CTRL1 */
 229 #define BITS_LDO_SIM2_V(_x_)            ( (_x_) << 8 & (BIT(8)|BIT(9)) )
 230 #define BITS_LDO_SIM1_V(_x_)            ( (_x_) << 6 & (BIT(6)|BIT(7)) )
 231 #define BITS_LDO_SIM0_V(_x_)            ( (_x_) << 4 & (BIT(4)|BIT(5)) )
 232 #define BITS_LDO_SD_V(_x_)              ( (_x_) << 2 & (BIT(2)|BIT(3)) )
 233 #define BITS_LDO_AVDD18_V(_x_)          ( (_x_) << 0 & (BIT(0)|BIT(1)) )
 234
 235 /* bits definitions for register ANA_REG_GLB_LDO_V_CTRL2 */
 236 #define BITS_VBATBK_RES(_x_)            ( (_x_) << 14 & (BIT(14)|BIT(15)) )
 237 #define BITS_VBATBK_V(_x_)              ( (_x_) << 12 & (BIT(12)|BIT(13)) )
 238 #define BITS_LDO_CLSG_V(_x_)            ( (_x_) << 10 & (BIT(10)|BIT(11)) )
 239 #define BITS_LDO_USB_V(_x_)             ( (_x_) << 8 & (BIT(8)|BIT(9)) )
 240 #define BITS_LDO_CAMMOT_V(_x_)          ( (_x_) << 6 & (BIT(6)|BIT(7)) )
 241 #define BITS_LDO_CAMIO_V(_x_)           ( (_x_) << 4 & (BIT(4)|BIT(5)) )
 242 #define BITS_LDO_CAMD_V(_x_)            ( (_x_) << 2 & (BIT(2)|BIT(3)) )
 243 #define BITS_LDO_CAMA_V(_x_)            ( (_x_) << 0 & (BIT(0)|BIT(1)) )
 244
 245 /* bits definitions for register ANA_REG_GLB_LDO_CAL_CTRL0 */
 246 #define BITS_LDO_VDD25_CAL(_x_)         ( (_x_) << 10 & (BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)) )
 247 #define BITS_LDO_VDD28_CAL(_x_)         ( (_x_) << 5 & (BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)) )
 248 #define BITS_LDO_VDD18_CAL(_x_)         ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 249
 250 /* bits definitions for register ANA_REG_GLB_LDO_CAL_CTRL1 */
 251 #define BITS_LDO_RF2_CAL(_x_)           ( (_x_) << 10 & (BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)) )
 252 #define BITS_LDO_RF1_CAL(_x_)           ( (_x_) << 5 & (BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)) )
 253 #define BITS_LDO_RF0_CAL(_x_)           ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 254
 255 /* bits definitions for register ANA_REG_GLB_LDO_CAL_CTRL2 */
 256 #define BITS_LDO_USB_CAL(_x_)           ( (_x_) << 10 & (BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)) )
 257 #define BITS_LDO_EMMCCORE_CAL(_x_)      ( (_x_) << 5 & (BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)) )
 258 #define BITS_LDO_EMMCIO_CAL(_x_)        ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 259
 260 /* bits definitions for register ANA_REG_GLB_LDO_CAL_CTRL3 */
 261 #define BITS_LDO_SD_CAL(_x_)            ( (_x_) << 5 & (BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)) )
 262 #define BITS_LDO_AVDD18_CAL(_x_)        ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 263
 264 /* bits definitions for register ANA_REG_GLB_LDO_CAL_CTRL4 */
 265 #define BITS_LDO_CAMA_CAL(_x_)          ( (_x_) << 10 & (BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)) )
 266 #define BITS_LDO_SIM2_CAL(_x_)          ( (_x_) << 5 & (BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)) )
 267 #define BITS_LDO_SIM_CAL(_x_)           ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 268
 269 /* bits definitions for register ANA_REG_GLB_LDO_CAL_CTRL5 */
 270 #define BITS_LDO_CAMMOT_CAL(_x_)        ( (_x_) << 10 & (BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)) )
 271 #define BITS_LDO_CAMIO_CAL(_x_)         ( (_x_) << 5 & (BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)) )
 272 #define BITS_LDO_CAMD_CAL(_x_)          ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 273
 274 /* bits definitions for register ANA_REG_GLB_LDO_CAL_CTRL6 */
 275 #define BITS_LDOA_CAL_SEL(_x_)          ( (_x_) << 11 & (BIT(11)|BIT(12)|BIT(13)) )
 276 #define BITS_LDOD_CAL_SEL(_x_)          ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)) )
 277 #define BITS_LDODCDC_CAL_SEL(_x_)       ( (_x_) << 5 & (BIT(5)|BIT(6)|BIT(7)) )
 278 #define BITS_LDO_CLSG_CAL(_x_)          ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 279
 280 /* bits definitions for register ANA_REG_GLB_AUXAD_CTL */
 281 #define BIT_AUXAD_CURRENTSEN_EN         ( BIT(6) )
 282 #define BIT_AUXAD_CURRENTSEL            ( BIT(5) )
 283 #define BITS_AUXAD_CURRENT_IBS(_x_)     ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 284
 285 /* bits definitions for register ANA_REG_GLB_DCDC_CTRL0 */
 286 #define BIT_DCDC_CORE_LP_EN             ( BIT(15) )
 287 #define BIT_DCDC_CORE_CL_CTRL           ( BIT(14) )
 288 #define BITS_DCDC_CORE_PDRSLOW(_x_)     ( (_x_) << 10 & (BIT(10)|BIT(11)|BIT(12)|BIT(13)) )
 289 #define BIT_DCDC_CORE_PFM               ( BIT(9) )
 290 #define BIT_DCDC_CORE_DCM               ( BIT(8) )
 291 #define BIT_DCDC_ARM_LP_EN              ( BIT(7) )
 292 #define BIT_DCDC_ARM_CL_CTRL            ( BIT(6) )
 293 #define BITS_DCDC_ARM_PDRSLOW(_x_)      ( (_x_) << 2 & (BIT(2)|BIT(3)|BIT(4)|BIT(5)) )
 294 #define BIT_DCDC_ARM_PFM                ( BIT(1) )
 295 #define BIT_DCDC_ARM_DCM                ( BIT(0) )
 296
 297 /* bits definitions for register ANA_REG_GLB_DCDC_CTRL1 */
 298 #define BIT_DCDC_MEM_LP_EN              ( BIT(15) )
 299 #define BIT_DCDC_MEM_CL_CTRL            ( BIT(14) )
 300 #define BITS_DCDC_MEM_PDRSLOW(_x_)      ( (_x_) << 10 & (BIT(10)|BIT(11)|BIT(12)|BIT(13)) )
 301 #define BIT_DCDC_MEM_PFM                ( BIT(9) )
 302 #define BIT_DCDC_MEM_DCM                ( BIT(8) )
 303 #define BIT_DCDC_GEN_LP_EN              ( BIT(7) )
 304 #define BIT_DCDC_GEN_CL_CTRL            ( BIT(6) )
 305 #define BITS_DCDC_GEN_PDRSLOW(_x_)      ( (_x_) << 2 & (BIT(2)|BIT(3)|BIT(4)|BIT(5)) )
 306 #define BIT_DCDC_GEN_PFM                ( BIT(1) )
 307 #define BIT_DCDC_GEN_DCM                ( BIT(0) )
 308
 309 /* bits definitions for register ANA_REG_GLB_DCDC_CTRL2 */
 310 #define BIT_DCDC_BG_LP_EN               ( BIT(15) )
 311 #define BIT_DCDC_OTP_CHIP_PD_FLAG_CLR   ( BIT(14) )
 312 #define BIT_DCDC_OTP_CHIP_PD_FLAG       ( BIT(13) )
 313 #define BIT_DCDC_OTP_AUTO_PD_EN         ( BIT(12) )
 314 #define BIT_DCDC_OTP_VBEOP              ( BIT(11) )
 315 #define BITS_DCDC_OTP_S(_x_)            ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)) )
 316 #define BIT_DCDC_WRF_LP_EN              ( BIT(7) )
 317 #define BIT_DCDC_WRF_CL_CTRL            ( BIT(6) )
 318 #define BITS_DCDC_WRF_PDRSLOW(_x_)      ( (_x_) << 2 & (BIT(2)|BIT(3)|BIT(4)|BIT(5)) )
 319 #define BIT_DCDC_WRF_PFM                ( BIT(1) )
 320 #define BIT_DCDC_WRF_DCM                ( BIT(0) )
 321
 322 /* bits definitions for register ANA_REG_GLB_DCDC_CTRL3 */
 323 #define BIT_DCDC_WPA_LP_EN              ( BIT(8) )
 324 #define BIT_DCDC_WPA_CL_CTRL            ( BIT(7) )
 325 #define BIT_DCDC_WPA_ZXOP               ( BIT(6) )
 326 #define BITS_DCDC_WPA_PDRSLOW(_x_)      ( (_x_) << 2 & (BIT(2)|BIT(3)|BIT(4)|BIT(5)) )
 327 #define BIT_DCDC_WPA_PFM                ( BIT(1) )
 328 #define BIT_DCDC_WPA_APTEN              ( BIT(0) )
 329
 330 /* bits definitions for register ANA_REG_GLB_DCDC_CTRL4 */
 331 #define BIT_DCDC_CORE_OSCSYCEN_SW       ( BIT(15) )
 332 #define BIT_DCDC_CORE_OSCSYCEN_HW_EN    ( BIT(14) )
 333 #define BIT_DCDC_CORE_OSCSYC_DIV_EN     ( BIT(13) )
 334 #define BITS_DCDC_CORE_OSCSYC_DIV(_x_)  ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)) )
 335 #define BIT_DCDC_ARM_OSCSYCEN_SW        ( BIT(7) )
 336 #define BIT_DCDC_ARM_OSCSYCEN_HW_EN     ( BIT(6) )
 337 #define BIT_DCDC_ARM_OSCSYC_DIV_EN      ( BIT(5) )
 338 #define BITS_DCDC_ARM_OSCSYC_DIV(_x_)   ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 339
 340 /* bits definitions for register ANA_REG_GLB_DCDC_CTRL5 */
 341 #define BIT_DCDC_MEM_OSCSYCEN_SW        ( BIT(15) )
 342 #define BIT_DCDC_MEM_OSCSYCEN_HW_EN     ( BIT(14) )
 343 #define BIT_DCDC_MEM_OSCSYC_DIV_EN      ( BIT(13) )
 344 #define BITS_DCDC_MEM_OSCSYC_DIV(_x_)   ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)) )
 345 #define BIT_DCDC_GEN_OSCSYCEN_SW        ( BIT(7) )
 346 #define BIT_DCDC_GEN_OSCSYCEN_HW_EN     ( BIT(6) )
 347 #define BIT_DCDC_GEN_OSCSYC_DIV_EN      ( BIT(5) )
 348 #define BITS_DCDC_GEN_OSCSYC_DIV(_x_)   ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 349
 350 /* bits definitions for register ANA_REG_GLB_DCDC_CTRL6 */
 351 #define BIT_DCDC_WPA_OSCSYCEN_SW        ( BIT(15) )
 352 #define BIT_DCDC_WPA_OSCSYCEN_HW_EN     ( BIT(14) )
 353 #define BIT_DCDC_WPA_OSCSYC_DIV_EN      ( BIT(13) )
 354 #define BITS_DCDC_WPA_OSCSYC_DIV(_x_)   ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)) )
 355 #define BIT_DCDC_WRF_OSCSYCEN_SW        ( BIT(7) )
 356 #define BIT_DCDC_WRF_OSCSYCEN_HW_EN     ( BIT(6) )
 357 #define BIT_DCDC_WRF_OSCSYC_DIV_EN      ( BIT(5) )
 358 #define BITS_DCDC_WRF_OSCSYC_DIV(_x_)   ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 359
 360 /* bits definitions for register ANA_REG_GLB_DDR2_CTRL */
 361 #define BIT_DDR2_BUF_PD_HW              ( BIT(9) )
 362 #define BITS_DDR2_BUF_S_DS(_x_)         ( (_x_) << 7 & (BIT(7)|BIT(8)) )
 363 #define BITS_DDR2_BUF_CHNS_DS(_x_)      ( (_x_) << 5 & (BIT(5)|BIT(6)) )
 364 #define BIT_DDR2_BUF_PD                 ( BIT(4) )
 365 #define BITS_DDR2_BUF_S(_x_)            ( (_x_) << 2 & (BIT(2)|BIT(3)) )
 366 #define BITS_DDR2_BUF_CHNS(_x_)         ( (_x_) << 0 & (BIT(0)|BIT(1)) )
 367
 368 /* bits definitions for register ANA_REG_GLB_SLP_WAIT_DCDCARM */
 369 #define BITS_SLP_IN_WAIT_DCDCARM(_x_)   ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 370 #define BITS_SLP_OUT_WAIT_DCDCARM(_x_)  ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 371
 372 /* bits definitions for register ANA_REG_GLB_LDO1828_XTL_CTL */
 373 #define BIT_LDO_VDD18_EXT_XTL2_EN       ( BIT(11) )
 374 #define BIT_LDO_VDD18_EXT_XTL1_EN       ( BIT(10) )
 375 #define BIT_LDO_VDD18_EXT_XTL0_EN       ( BIT(9) )
 376 #define BIT_LDO_VDD18_XTL2_EN           ( BIT(8) )
 377 #define BIT_LDO_VDD18_XTL1_EN           ( BIT(7) )
 378 #define BIT_LDO_VDD18_XTL0_EN           ( BIT(6) )
 379 #define BIT_LDO_VDD28_EXT_XTL2_EN       ( BIT(5) )
 380 #define BIT_LDO_VDD28_EXT_XTL1_EN       ( BIT(4) )
 381 #define BIT_LDO_VDD28_EXT_XTL0_EN       ( BIT(3) )
 382 #define BIT_LDO_VDD28_XTL2_EN           ( BIT(2) )
 383 #define BIT_LDO_VDD28_XTL1_EN           ( BIT(1) )
 384 #define BIT_LDO_VDD28_XTL0_EN           ( BIT(0) )
 385
 386 /* bits definitions for register ANA_REG_GLB_LDO_SLP_CTRL0 */
 387 #define BIT_SLP_IO_EN                   ( BIT(15) )
 388 #define BIT_SLP_DCDC_OTP_PD_EN          ( BIT(13) )
 389 #define BIT_SLP_DCDCGEN_PD_EN           ( BIT(12) )
 390 #define BIT_SLP_DCDCWPA_PD_EN           ( BIT(11) )
 391 #define BIT_SLP_DCDCWRF_PD_EN           ( BIT(10) )
 392 #define BIT_SLP_DCDCARM_PD_EN           ( BIT(9) )
 393 #define BIT_SLP_LDOEMMCCORE_PD_EN       ( BIT(7) )
 394 #define BIT_SLP_LDOEMMCIO_PD_EN         ( BIT(6) )
 395 #define BIT_SLP_LDORF2_PD_EN            ( BIT(5) )
 396 #define BIT_SLP_LDORF1_PD_EN            ( BIT(4) )
 397 #define BIT_SLP_LDORF0_PD_EN            ( BIT(3) )
 398 #define BIT_SLP_LDOVDD25_PD_EN          ( BIT(2) )
 399 #define BIT_SLP_LDOVDD28_PD_EN          ( BIT(1) )
 400 #define BIT_SLP_LDOVDD18_PD_EN          ( BIT(0) )
 401
 402 /* bits definitions for register ANA_REG_GLB_LDO_SLP_CTRL1 */
 403 #define BIT_SLP_LDO_PD_EN               ( BIT(12) )
 404 #define BIT_SLP_LDOLPREF_PD_EN          ( BIT(11) )
 405 #define BIT_SLP_LDOCLSG_PD_EN           ( BIT(10) )
 406 #define BIT_SLP_LDOUSB_PD_EN            ( BIT(9) )
 407 #define BIT_SLP_LDOCAMMOT_PD_EN         ( BIT(8) )
 408 #define BIT_SLP_LDOCAMIO_PD_EN          ( BIT(7) )
 409 #define BIT_SLP_LDOCAMD_PD_EN           ( BIT(6) )
 410 #define BIT_SLP_LDOCAMA_PD_EN           ( BIT(5) )
 411 #define BIT_SLP_LDOSIM2_PD_EN           ( BIT(4) )
 412 #define BIT_SLP_LDOSIM1_PD_EN           ( BIT(3) )
 413 #define BIT_SLP_LDOSIM0_PD_EN           ( BIT(2) )
 414 #define BIT_SLP_LDOSD_PD_EN             ( BIT(1) )
 415 #define BIT_SLP_LDOAVDD18_PD_EN         ( BIT(0) )
 416
 417 /* bits definitions for register ANA_REG_GLB_LDO_SLP_CTRL2 */
 418 #define BIT_SLP_DCDC_BG_LP_EN           ( BIT(15) )
 419 #define BIT_SLP_DCDCCORE_LP_EN          ( BIT(11) )
 420 #define BIT_SLP_DCDCMEM_LP_EN           ( BIT(10) )
 421 #define BIT_SLP_DCDCARM_LP_EN           ( BIT(9) )
 422 #define BIT_SLP_DCDCGEN_LP_EN           ( BIT(8) )
 423 #define BIT_SLP_DCDCWPA_LP_EN           ( BIT(6) )
 424 #define BIT_SLP_DCDCWRF_LP_EN           ( BIT(5) )
 425 #define BIT_SLP_LDOEMMCCORE_LP_EN       ( BIT(4) )
 426 #define BIT_SLP_LDOEMMCIO_LP_EN         ( BIT(3) )
 427 #define BIT_SLP_LDORF2_LP_EN            ( BIT(2) )
 428 #define BIT_SLP_LDORF1_LP_EN            ( BIT(1) )
 429 #define BIT_SLP_LDORF0_LP_EN            ( BIT(0) )
 430
 431 /* bits definitions for register ANA_REG_GLB_LDO_SLP_CTRL3 */
 432 #define BIT_SLP_BG_LP_EN                ( BIT(15) )
 433 #define BIT_SLP_LDOVDD25_LP_EN          ( BIT(13) )
 434 #define BIT_SLP_LDOVDD28_LP_EN          ( BIT(12) )
 435 #define BIT_SLP_LDOVDD18_LP_EN          ( BIT(11) )
 436 #define BIT_SLP_LDOCLSG_LP_EN           ( BIT(10) )
 437 #define BIT_SLP_LDOUSB_LP_EN            ( BIT(9) )
 438 #define BIT_SLP_LDOCAMMOT_LP_EN         ( BIT(8) )
 439 #define BIT_SLP_LDOCAMIO_LP_EN          ( BIT(7) )
 440 #define BIT_SLP_LDOCAMD_LP_EN           ( BIT(6) )
 441 #define BIT_SLP_LDOCAMA_LP_EN           ( BIT(5) )
 442 #define BIT_SLP_LDOSIM2_LP_EN           ( BIT(4) )
 443 #define BIT_SLP_LDOSIM1_LP_EN           ( BIT(3) )
 444 #define BIT_SLP_LDOSIM0_LP_EN           ( BIT(2) )
 445 #define BIT_SLP_LDOSD_LP_EN             ( BIT(1) )
 446 #define BIT_SLP_LDOAVDD18_LP_EN         ( BIT(0) )
 447
 448 /* bits definitions for register ANA_REG_GLB_AUD_SLP_CTRL4 */
 449 #define BIT_SLP_AUD_PA_SW_PD_EN         ( BIT(15) )
 450 #define BIT_SLP_AUD_PA_LDO_PD_EN        ( BIT(14) )
 451 #define BIT_SLP_AUD_PA_PD_EN            ( BIT(13) )
 452 #define BIT_SLP_AUD_OVP_PD_PD_EN        ( BIT(9) )
 453 #define BIT_SLP_AUD_OVP_LDO_PD_EN       ( BIT(8) )
 454 #define BIT_SLP_AUD_VB_PD_EN            ( BIT(7) )
 455 #define BIT_SLP_AUD_VBO_PD_EN           ( BIT(6) )
 456 #define BIT_SLP_AUD_HEADMICBIAS_PD_EN   ( BIT(5) )
 457 #define BIT_SLP_AUD_MICBIAS_HV_PD_EN    ( BIT(2) )
 458 #define BIT_SLP_AUD_HEADMIC_PD_EN       ( BIT(1) )
 459 #define BIT_SLP_AUD_PMUR1_PD_EN         ( BIT(0) )
 460
 461 /* bits definitions for register ANA_REG_GLB_DCDC_SLP_CTRL */
 462 #define BITS_SLP_DCDCCORE_VOL_DROP_CNT(_x_)( (_x_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 463 #define BITS_DCDC_CORE_CTL_DS(_x_)      ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)) )
 464
 465 /* bits definitions for register ANA_REG_GLB_XTL_WAIT_CTRL */
 466 #define BIT_SLP_XTLBUF_PD_EN            ( BIT(9) )
 467 #define BIT_XTL_EN                      ( BIT(8) )
 468 #define BITS_XTL_WAIT(_x_)              ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 469
 470 /* bits definitions for register ANA_REG_GLB_FLASH_CTRL */
 471 #define BIT_FLASH_PON                   ( BIT(15) )
 472 #define BIT_FLASH_V_HW_EN               ( BIT(6) )
 473 #define BITS_FLASH_V_HW_STEP(_x_)       ( (_x_) << 4 & (BIT(4)|BIT(5)) )
 474 #define BITS_FLASH_V_SW(_x_)            ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )
 475
 476 /* bits definitions for register ANA_REG_GLB_WHTLED_CTRL0 */
 477 #define BIT_WHTLED_PD_STS               ( BIT(15) )
 478 #define BITS_WHTLED_DC(_x_)             ( (_x_) << 9 & (BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)) )
 479 #define BIT_WHTLED_BOOST_EN             ( BIT(8) )
 480 #define BIT_WHTLED_SERIES_EN            ( BIT(7) )
 481 #define BITS_WHTLED_V(_x_)              ( (_x_) << 1 & (BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)) )
 482 #define BIT_WHTLED_PD                   ( BIT(0) )
 483
 484 /* bits definitions for register ANA_REG_GLB_WHTLED_CTRL1 */
 485 #define BIT_LCM_CABC_PWM_SEL            ( BIT(15) )
 486 #define BIT_RTC_PWM0_EN                 ( BIT(14) )
 487 #define BIT_PWM0_EN                     ( BIT(13) )
 488 #define BITS_WHTLED_ISET(_x_)           ( (_x_) << 5 & (BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 489 #define BITS_WHTLED_FRE_AD(_x_)         ( (_x_) << 2 & (BIT(2)|BIT(3)|BIT(4)) )
 490 #define BITS_WHTLED_CLMIT_OP(_x_)       ( (_x_) << 0 & (BIT(0)|BIT(1)) )
 491
 492 /* bits definitions for register ANA_REG_GLB_WHTLED_CTRL2 */
 493 #define BIT_WHTLED_DIMMING_SEL          ( BIT(15) )
 494 #define BIT_WHTLED_PD_SEL               ( BIT(14) )
 495 #define BIT_WHTLED_DIS_OVST             ( BIT(13) )
 496 #define BIT_WHTLED_DIM_SEL              ( BIT(12) )
 497 #define BIT_WHTLED_DE_BIAS              ( BIT(11) )
 498 #define BIT_WHTLED_BUFF_SHT             ( BIT(10) )
 499 #define BITS_WHTLED_STB_OP(_x_)         ( (_x_) << 8 & (BIT(8)|BIT(9)) )
 500 #define BIT_WHTLED_CAP_OPTION           ( BIT(7) )
 501 #define BIT_WHTLED_OVP_DIS              ( BIT(6) )
 502 #define BITS_WHTLED_REF_DC(_x_)         ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)) )
 503
 504 /* bits definitions for register ANA_REG_GLB_ANA_DRV_CTRL */
 505 #define BIT_SLP_RGB_PD_EN               ( BIT(14) )
 506 #define BIT_RGB_PD_HW_EN                ( BIT(13) )
 507 #define BITS_RGB_V(_x_)                 ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)) )
 508 #define BITS_KPLED_V(_x_)               ( (_x_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 509 #define BIT_RGB_PD_SW                   ( BIT(2) )
 510 #define BIT_KPLED_PD                    ( BIT(1) )
 511 #define BIT_KPLED_PD_STS                ( BIT(0) )
 512
 513 /* bits definitions for register ANA_REG_GLB_VIBR_CTRL0 */
 514 #define BITS_VIBR_STABLE_V_HW(_x_)      ( (_x_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 515 #define BITS_VIBR_INIT_V_HW(_x_)        ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 516 #define BITS_VIBR_V_SW(_x_)             ( (_x_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 517 #define BIT_VIBR_PON                    ( BIT(2) )
 518 #define BIT_VIBR_SW_EN                  ( BIT(1) )
 519
 520 /* bits definitions for register ANA_REG_GLB_VIBR_CTRL1 */
 521 #define BITS_VIBR_V_CONVERT_CNT_HW(_x_) ( (_x_) << 0 )
 522
 523 /* bits definitions for register ANA_REG_GLB_VIBR_CTRL2 */
 524 #define BIT_VIBR_PWR_ON_STS             ( BIT(15) )
 525 #define BIT_VIBR_HW_FLOW_ERR1           ( BIT(14) )
 526 #define BIT_VIBR_HW_FLOW_ERR1_CLR       ( BIT(0) )
 527
 528 /* bits definitions for register ANA_REG_GLB_VIBR_WR_PROT_VALUE */
 529 #define BIT_VIBR_WR_PROT                ( BIT(15) )
 530 #define BITS_VIBR_WR_PROT_VALUE(_x_)    ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)) )
 531
 532 /* bits definitions for register ANA_REG_GLB_AUDIO_CTRL */
 533 #define BIT_AUD_SLP_APP_RST_EN          ( BIT(10) )
 534 #define BITS_CLK_AUD_HBD_DIV(_x_)       ( (_x_) << 5 & (BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)) )
 535 #define BIT_CLK_AUD_LOOP_INV_EN         ( BIT(4) )
 536 #define BIT_CLK_AUDIF_TX_INV_EN         ( BIT(3) )
 537 #define BIT_CLK_AUDIF_RX_INV_EN         ( BIT(2) )
 538 #define BIT_CLK_AUD_6P5M_TX_INV_EN      ( BIT(1) )
 539 #define BIT_CLK_AUD_6P5M_RX_INV_EN      ( BIT(0) )
 540
 541 /* bits definitions for register ANA_REG_GLB_CHGR_CTRL0 */
 542 #define BIT_CHGR_PD_STS                 ( BIT(15) )
 543 #define BITS_CHGR_CV_V(_x_)             ( (_x_) << 6 & (BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)) )
 544 #define BITS_CHGR_END_V(_x_)            ( (_x_) << 4 & (BIT(4)|BIT(5)) )
 545 #define BITS_CHG_PUMP_V(_x_)            ( (_x_) << 2 & (BIT(2)|BIT(3)) )
 546 #define BIT_CHGR_PD_RTCCLR              ( BIT(1) )
 547 #define BIT_CHGR_PD_RTCSET              ( BIT(0) )
 548
 549 /* bits definitions for register ANA_REG_GLB_CHGR_CTRL1 */
 550 #define BIT_DP_DM_SW_EN                 ( BIT(15) )
 551 #define BITS_CHGR_CC_I(_x_)             ( (_x_) << 10 & (BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)) )
 552 #define BITS_VBAT_OVP_V(_x_)            ( (_x_) << 6 & (BIT(6)|BIT(7)|BIT(8)|BIT(9)) )
 553 #define BITS_VCHG_OVP_V(_x_)            ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)) )
 554
 555 /* bits definitions for register ANA_REG_GLB_CHGR_CTRL2 */
 556 #define BITS_CHG_PUMP_CAL(_x_)          ( (_x_) << 9 & (BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)) )
 557 #define BIT_CHG_PUMP_PD                 ( BIT(8) )
 558 #define BIT_CHGR_CC_EN                  ( BIT(1) )
 559 #define BIT_RECHG                       ( BIT(0) )
 560
 561 /* bits definitions for register ANA_REG_GLB_CHGR_STATUS */
 562 #define BIT_CHG_DET_DONE                ( BIT(11) )
 563 #define BIT_DP_LOW                      ( BIT(10) )
 564 #define BIT_DCP_DET                     ( BIT(9) )
 565 #define BIT_CHG_DET                     ( BIT(8) )
 566 #define BIT_SDP_INT                     ( BIT(7) )
 567 #define BIT_DCP_INT                     ( BIT(6) )
 568 #define BIT_CDP_INT                     ( BIT(5) )
 569 #define BIT_CHGR_CV_STATUS              ( BIT(4) )
 570 #define BIT_CHGR_ON                     ( BIT(3) )
 571 #define BIT_CHGR_INT                    ( BIT(2) )
 572 #define BIT_VBAT_OVI                    ( BIT(1) )
 573 #define BIT_VCHG_OVI                    ( BIT(0) )
 574
 575 /* bits definitions for register ANA_REG_GLB_ANA_MIXED_CTRL */
 576 #define BIT_PTEST_PD_RTCSET             ( BIT(15) )
 577 #define BIT_THM_CHIP_PD_FLAG            ( BIT(8) )
 578 #define BIT_THM_CHIP_PD_FLAG_CLR        ( BIT(7) )
 579 #define BITS_THM_CAL_SEL(_x_)           ( (_x_) << 5 & (BIT(5)|BIT(6)) )
 580 #define BIT_THM_AUTO_PD_EN              ( BIT(4) )
 581 #define BIT_BG_LP_EN                    ( BIT(3) )
 582 #define BITS_UVHO_T(_x_)                ( (_x_) << 1 & (BIT(1)|BIT(2)) )
 583 #define BIT_UVHO_EN                     ( BIT(0) )
 584
 585 /* bits definitions for register ANA_REG_GLB_PWR_XTL_EN0 */
 586 #define BIT_LDO_XTL_EN                  ( BIT(15) )
 587 #define BIT_LDO_RF1_EXT_XTL2_EN         ( BIT(11) )
 588 #define BIT_LDO_RF1_EXT_XTL1_EN         ( BIT(10) )
 589 #define BIT_LDO_RF1_EXT_XTL0_EN         ( BIT(9) )
 590 #define BIT_LDO_RF1_XTL2_EN             ( BIT(8) )
 591 #define BIT_LDO_RF1_XTL1_EN             ( BIT(7) )
 592 #define BIT_LDO_RF1_XTL0_EN             ( BIT(6) )
 593 #define BIT_LDO_RF0_EXT_XTL2_EN         ( BIT(5) )
 594 #define BIT_LDO_RF0_EXT_XTL1_EN         ( BIT(4) )
 595 #define BIT_LDO_RF0_EXT_XTL0_EN         ( BIT(3) )
 596 #define BIT_LDO_RF0_XTL2_EN             ( BIT(2) )
 597 #define BIT_LDO_RF0_XTL1_EN             ( BIT(1) )
 598 #define BIT_LDO_RF0_XTL0_EN             ( BIT(0) )
 599
 600 /* bits definitions for register ANA_REG_GLB_PWR_XTL_EN1 */
 601 #define BIT_LDO_VDD25_EXT_XTL2_EN       ( BIT(11) )
 602 #define BIT_LDO_VDD25_EXT_XTL1_EN       ( BIT(10) )
 603 #define BIT_LDO_VDD25_EXT_XTL0_EN       ( BIT(9) )
 604 #define BIT_LDO_VDD25_XTL2_EN           ( BIT(8) )
 605 #define BIT_LDO_VDD25_XTL1_EN           ( BIT(7) )
 606 #define BIT_LDO_VDD25_XTL0_EN           ( BIT(6) )
 607 #define BIT_LDO_RF2_EXT_XTL2_EN         ( BIT(5) )
 608 #define BIT_LDO_RF2_EXT_XTL1_EN         ( BIT(4) )
 609 #define BIT_LDO_RF2_EXT_XTL0_EN         ( BIT(3) )
 610 #define BIT_LDO_RF2_XTL2_EN             ( BIT(2) )
 611 #define BIT_LDO_RF2_XTL1_EN             ( BIT(1) )
 612 #define BIT_LDO_RF2_XTL0_EN             ( BIT(0) )
 613
 614 /* bits definitions for register ANA_REG_GLB_PWR_XTL_EN2 */
 615 #define BIT_LDO_AVDD18_EXT_XTL2_EN      ( BIT(11) )
 616 #define BIT_LDO_AVDD18_EXT_XTL1_EN      ( BIT(10) )
 617 #define BIT_LDO_AVDD18_EXT_XTL0_EN      ( BIT(9) )
 618 #define BIT_LDO_AVDD18_XTL2_EN          ( BIT(8) )
 619 #define BIT_LDO_AVDD18_XTL1_EN          ( BIT(7) )
 620 #define BIT_LDO_AVDD18_XTL0_EN          ( BIT(6) )
 621 #define BIT_LDO_SIM2_EXT_XTL2_EN        ( BIT(5) )
 622 #define BIT_LDO_SIM2_EXT_XTL1_EN        ( BIT(4) )
 623 #define BIT_LDO_SIM2_EXT_XTL0_EN        ( BIT(3) )
 624 #define BIT_LDO_SIM2_XTL2_EN            ( BIT(2) )
 625 #define BIT_LDO_SIM2_XTL1_EN            ( BIT(1) )
 626 #define BIT_LDO_SIM2_XTL0_EN            ( BIT(0) )
 627
 628 /* bits definitions for register ANA_REG_GLB_PWR_XTL_EN3 */
 629 #define BIT_DCDC_BG_EXT_XTL2_EN         ( BIT(11) )
 630 #define BIT_DCDC_BG_EXT_XTL1_EN         ( BIT(10) )
 631 #define BIT_DCDC_BG_EXT_XTL0_EN         ( BIT(9) )
 632 #define BIT_DCDC_BG_XTL2_EN             ( BIT(8) )
 633 #define BIT_DCDC_BG_XTL1_EN             ( BIT(7) )
 634 #define BIT_DCDC_BG_XTL0_EN             ( BIT(6) )
 635 #define BIT_BG_EXT_XTL2_EN              ( BIT(5) )
 636 #define BIT_BG_EXT_XTL1_EN              ( BIT(4) )
 637 #define BIT_BG_EXT_XTL0_EN              ( BIT(3) )
 638 #define BIT_BG_XTL2_EN                  ( BIT(2) )
 639 #define BIT_BG_XTL1_EN                  ( BIT(1) )
 640 #define BIT_BG_XTL0_EN                  ( BIT(0) )
 641
 642 /* bits definitions for register ANA_REG_GLB_PWR_XTL_EN4 */
 643 #define BIT_DCDC_WRF_XTL2_EN            ( BIT(14) )
 644 #define BIT_DCDC_WRF_XTL1_EN            ( BIT(13) )
 645 #define BIT_DCDC_WRF_XTL0_EN            ( BIT(12) )
 646 #define BIT_DCDC_WPA_XTL2_EN            ( BIT(11) )
 647 #define BIT_DCDC_WPA_XTL1_EN            ( BIT(10) )
 648 #define BIT_DCDC_WPA_XTL0_EN            ( BIT(9) )
 649 #define BIT_DCDC_MEM_XTL2_EN            ( BIT(8) )
 650 #define BIT_DCDC_MEM_XTL1_EN            ( BIT(7) )
 651 #define BIT_DCDC_MEM_XTL0_EN            ( BIT(6) )
 652 #define BIT_DCDC_GEN_XTL2_EN            ( BIT(5) )
 653 #define BIT_DCDC_GEN_XTL1_EN            ( BIT(4) )
 654 #define BIT_DCDC_GEN_XTL0_EN            ( BIT(3) )
 655 #define BIT_DCDC_CORE_XTL2_EN           ( BIT(2) )
 656 #define BIT_DCDC_CORE_XTL1_EN           ( BIT(1) )
 657 #define BIT_DCDC_CORE_XTL0_EN           ( BIT(0) )
 658
 659 /* bits definitions for register ANA_REG_GLB_PWR_XTL_EN5 */
 660 #define BIT_DCDC_WRF_EXT_XTL2_EN        ( BIT(14) )
 661 #define BIT_DCDC_WRF_EXT_XTL1_EN        ( BIT(13) )
 662 #define BIT_DCDC_WRF_EXT_XTL0_EN        ( BIT(12) )
 663 #define BIT_DCDC_WPA_EXT_XTL2_EN        ( BIT(11) )
 664 #define BIT_DCDC_WPA_EXT_XTL1_EN        ( BIT(10) )
 665 #define BIT_DCDC_WPA_EXT_XTL0_EN        ( BIT(9) )
 666 #define BIT_DCDC_MEM_EXT_XTL2_EN        ( BIT(8) )
 667 #define BIT_DCDC_MEM_EXT_XTL1_EN        ( BIT(7) )
 668 #define BIT_DCDC_MEM_EXT_XTL0_EN        ( BIT(6) )
 669 #define BIT_DCDC_GEN_EXT_XTL2_EN        ( BIT(5) )
 670 #define BIT_DCDC_GEN_EXT_XTL1_EN        ( BIT(4) )
 671 #define BIT_DCDC_GEN_EXT_XTL0_EN        ( BIT(3) )
 672 #define BIT_DCDC_CORE_EXT_XTL2_EN       ( BIT(2) )
 673 #define BIT_DCDC_CORE_EXT_XTL1_EN       ( BIT(1) )
 674 #define BIT_DCDC_CORE_EXT_XTL0_EN       ( BIT(0) )
 675
 676 /* bits definitions for register ANA_REG_GLB_ANA_STATUS */
 677 #define BIT_BONDOPT5                    ( BIT(5) )
 678 #define BIT_BONDOPT4                    ( BIT(4) )
 679 #define BIT_BONDOPT3                    ( BIT(3) )
 680 #define BIT_BONDOPT2                    ( BIT(2) )
 681 #define BIT_BONDOPT1                    ( BIT(1) )
 682 #define BIT_BONDOPT0                    ( BIT(0) )
 683
 684 /* bits definitions for register ANA_REG_GLB_POR_RST_MONITOR */
 685 #define BITS_POR_RST_MONITOR(_x_)       ( (_x_) << 0 )
 686
 687 /* bits definitions for register ANA_REG_GLB_WDG_RST_MONITOR */
 688 #define BITS_WDG_RST_MONITOR(_x_)       ( (_x_) << 0 )
 689
 690 /* bits definitions for register ANA_REG_GLB_POR_PIN_RST_MONITOR */
 691 #define BITS_POR_PIN_RST_MONITOR(_x_)   ( (_x_) << 0 )
 692
 693 /* bits definitions for register ANA_REG_GLB_POR_SRC_FLAG */
 694 #define BIT_POR_SW_FORCE_ON             ( BIT(15) )
 695 #define BITS_POR_SRC_FLAG(_x_)          ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)) )
 696
 697 /* bits definitions for register ANA_REG_GLB_POR_7S_CTRL */
 698 #define BIT_PBINT_7S_FLAG_CLR           ( BIT(15) )
 699 #define BIT_EXT_RSTN_FLAG_CLR           ( BIT(14) )
 700 #define BIT_CHGR_INT_FLAG_CLR           ( BIT(13) )
 701 #define BIT_PBINT2_FLAG_CLR             ( BIT(12) )
 702 #define BIT_PBINT_FLAG_CLR              ( BIT(11) )
 703 #define BIT_PBINT_7S_RST_SWMODE_RTCSTS  ( BIT(10) )
 704 #define BIT_PBINT_7S_RST_SWMODE_RTCCLR  ( BIT(9) )
 705 #define BIT_PBINT_7S_RST_SWMODE_RTCSET  ( BIT(8) )
 706 #define BITS_PBINT_7S_RST_THRESHOLD(_x_)( (_x_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 707 #define BIT_PBINT_7S_RST_DISABLE        ( BIT(3) )
 708 #define BIT_PBINT_7S_RST_MODE_RTCSTS    ( BIT(2) )
 709 #define BIT_PBINT_7S_RST_MODE_RTCCLR    ( BIT(1) )
 710 #define BIT_PBINT_7S_RST_MODE_RTCSET    ( BIT(0) )
 711
 712 /* bits definitions for register ANA_REG_GLB_INT_DEBUG */
 713 #define BIT_OTP_INT_DEB                 ( BIT(10) )
 714 #define BIT_THM_INT_DEB                 ( BIT(9) )
 715 #define BIT_AUD_PROT_INT_DEB            ( BIT(8) )
 716 #define BIT_AUD_HEADBTN_INT_DEB         ( BIT(7) )
 717 #define BIT_EIC_INT_DEB                 ( BIT(6) )
 718 #define BIT_FGU_INT_DEB                 ( BIT(5) )
 719 #define BIT_WDG_INT_DEB                 ( BIT(4) )
 720 #define BIT_RTC_INT_DEB                 ( BIT(3) )
 721 #define BIT_GPIO_INT_DEB                ( BIT(2) )
 722 #define BIT_ADC_INT_DEB                 ( BIT(1) )
 723 #define BIT_INT_DEBUG_EN                ( BIT(0) )
 724
 725 /* bits definitions for register ANA_REG_GLB_GPI_DEBUG */
 726 #define BIT_HEAD_INSERT2_DEB            ( BIT(9) )
 727 #define BIT_HEAD_INSERT_DEB             ( BIT(8) )
 728 #define BIT_HEAD_BUTTON_DEB             ( BIT(7) )
 729 #define BIT_PBINT2_DEB                  ( BIT(6) )
 730 #define BIT_PBINT_DEB                   ( BIT(5) )
 731 #define BIT_VCHG_OVI_DEB                ( BIT(4) )
 732 #define BIT_VBAT_OVI_DEB                ( BIT(3) )
 733 #define BIT_CHGR_INT_DEB                ( BIT(2) )
 734 #define BIT_GPI_DEBUG_EN                ( BIT(0) )
 735
 736 /* bits definitions for register ANA_REG_GLB_HWRST_RTC */
 737 #define BITS_HWRST_RTC_REG_STS(_x_)     ( (_x_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 738 #define BITS_HWRST_RTC_REG_SET(_x_)     ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )
 739
 740 /* bits definitions for register ANA_REG_GLB_CHIP_ID_LOW */
 741 #define BITS_CHIP_ID_LOW(_x_)           ( (_x_) << 0 )
 742
 743 /* bits definitions for register ANA_REG_GLB_CHIP_ID_HIGH */
 744 #define BITS_CHIP_ID_HIGH(_x_)          ( (_x_) << 0 )
 745
 746 /* bits definitions for register ANA_REG_GLB_ARM_MF_REG */
 747 #define BITS_ARM_MF_REG(_x_)            ( (_x_) << 0 )
 748
 749 /* bits definitions for register ANA_REG_GLB_AFUSE_CTRL */
 750 #define BIT_AFUSE_READ_REQ              ( BIT(7) )
 751 #define BITS_AFUSE_READ_DLY(_x_)        ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)) )
 752
 753 /* bits definitions for register ANA_REG_GLB_AFUSE_OUT0 */
 754 #define BITS_AFUSE_OUT0(_x_)            ( (_x_) << 0 )
 755
 756 /* bits definitions for register ANA_REG_GLB_AFUSE_OUT1 */
 757 #define BITS_AFUSE_OUT1(_x_)            ( (_x_) << 0 )
 758
 759 /* bits definitions for register ANA_REG_GLB_AFUSE_OUT2 */
 760 #define BITS_AFUSE_OUT2(_x_)            ( (_x_) << 0 )
 761
 762 /* bits definitions for register ANA_REG_GLB_AFUSE_OUT3 */
 763 #define BITS_AFUSE_OUT3(_x_)            ( (_x_) << 0 )
 764
 765 /* bits definitions for register ANA_REG_GLB_ARCH_EN */
 766 #define BIT_ARCH_EN                     ( BIT(0) )
 767
 768 /* bits definitions for register ANA_REG_GLB_MCU_WR_PROT_VALUE */
 769 #define BIT_MCU_WR_PROT                 ( BIT(15) )
 770 #define BITS_MCU_WR_PROT_VALUE(_x_)     ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)) )
 771
 772 #define BIT_PWR_OFF_SEQ_EN             ( BIT(3) )
 773
 774 /* bits definitions for register ANA_REG_GLB_DCDC_CORE_ADI */
 775 #define BITS_DCDC_CORE_CTL_ADI(_x_)     ( (_x_) << 5 & (BIT(5)|BIT(6)|BIT(7)) )
 776 #define BITS_DCDC_CORE_CAL_ADI(_x_)     ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 777
 778 /* bits definitions for register ANA_REG_GLB_DCDC_ARM_ADI */
 779 #define BITS_DCDC_ARM_CTL_ADI(_x_)      ( (_x_) << 5 & (BIT(5)|BIT(6)|BIT(7)) )
 780 #define BITS_DCDC_ARM_CAL_ADI(_x_)      ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 781
 782 /* bits definitions for register ANA_REG_GLB_DCDC_MEM_ADI */
 783 #define BIT_DCDC_MEM_CTL_ADI            ( BIT(5) )
 784 #define BITS_DCDC_MEM_CAL_ADI(_x_)      ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 785
 786 /* bits definitions for register ANA_REG_GLB_DCDC_GEN_ADI */
 787 #define BITS_DCDC_GEN_CTL_ADI(_x_)      ( (_x_) << 5 & (BIT(5)|BIT(6)|BIT(7)) )
 788 #define BITS_DCDC_GEN_CAL_ADI(_x_)      ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 789
 790 /* bits definitions for register ANA_REG_GLB_DCDC_WRF_ADI */
 791 #define BITS_DCDC_WRF_CTL_ADI(_x_)      ( (_x_) << 5 & (BIT(5)|BIT(6)) )
 792 #define BITS_DCDC_WRF_CAL_ADI(_x_)      ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)) )
 793
 794 /* bits definitions for register ANA_REG_GLB_DCDC_WPA_ADI */
 795 #define BITS_DCDC_WPA_CAL_ADI(_x_)      ( (_x_) << 0 & (BIT(0)|BIT(1)|BIT(2)) )
 796
 797 /* bits definitions for register ANA_REG_GLB_DCDC_WPA_DCM_ADI */
 798 #define BIT_DCDC_WPA_DCM_ADI            ( BIT(0) )
 799
 800 /* bits definitions for register ANA_REG_GLB_LDO_CAL_SEL */
 801 #define BIT_LDO_CAMIO_CAL_EN            ( BIT(5) )
 802 #define BIT_LDO_CLSG_CAL_EN             ( BIT(6) )
 803 #define BITS_LDO_CAMD_CAL_EN(_x_)       ( (_x_) & (BIT(5)|BIT(6)) )
 804 #define BIT_LDO_EMMCIO_CAL_EN           ( BIT(7) )
 805 #define BITS_LDO_AVDD18_CAL_EN(_x_)     ( (_x_) & (BIT(5)|BIT(7)) )
 806 #define BITS_LDO_VDD18_CAL_EN(_x_)      ( (_x_) & (BIT(6)|BIT(7)) )
 807 #define BIT_LDO_SIM0_CAL_EN             ( BIT(9) )
 808 #define BIT_LDO_SIM1_CAL_EN             ( BIT(9) )
 809 #define BITS_LDO_SIM2_CAL_EN(_x_)       ( (_x_) & (BIT(8)|BIT(9)) )
 810 #define BIT_LDO_EMMCCORE_CAL_EN         ( BIT(10) )
 811 #define BITS_LDO_VDD28_CAL_EN(_x_)      ( (_x_) & (BIT(8)|BIT(10)) )
 812 #define BITS_LDO_VDD25_CAL_EN(_x_)      ( (_x_) & (BIT(9)|BIT(10)) )
 813 #define BITS_LDO_USB_CAL_EN(_x_)        ( (_x_) & (BIT(8)|BIT(9)|BIT(10)) )
 814 #define BIT_LDO_SD_CAL_EN               ( BIT(11) )
 815 #define BIT_LDO_CAMA_CAL_EN             ( BIT(12) )
 816 #define BITS_LDO_RF2_CAL_EN(_x_)        ( (_x_) & (BIT(11)|BIT(12)) )
 817 #define BIT_LDO_RF1_CAL_EN              ( BIT(13) )
 818 #define BITS_LDO_RF0_CAL_EN(_x_)        ( (_x_) & (BIT(11)|BIT(13)) )
 819 #define BITS_LDO_CAMMOT_CAL_EN(_x_)     ( (_x_) & (BIT(12)|BIT(13)) )
 820 #define BITS_LDO_CAL_SEL(_x_)           ( (_x_) << 5 & (BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)) )
 821
 822 #define SHFT_LDO_CAL_SEL                ( 5 )
 823 #define MASK_LDO_CAL_SEL                ( BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13) )
 824
 825 /* vars definitions for controller ANA_REGS_GLB */
 826
 827 #endif //__ANA_REGS_GLB_H__