arch/arm/include/asm/arch-sc8830/chip_x30g/__regs_mm_ahb_rf.h

   1 /*\r
   2  * Copyright (C) 2014-2015 Spreadtrum Communications Inc.\r
   3  *\r
   4  * This file is dual-licensed: you can use it either under the terms\r
   5  * of the GPL or the X11 license, at your option. Note that this dual\r
   6  * licensing only applies to this file, and not this project as a\r
   7  * whole.\r
   8  *\r
   9  */\r
  10 \r
  11 //#ifndef __SCI_GLB_REGS_H__\r
  12 //#error  "Don't include this file directly, Pls include sci_glb_regs.h"\r
  13 //#endif\r
  14 \r
  15 \r
  16 #ifndef __H_REGS_MM_AHB_RF_HEADFILE_H__\r
  17 #define __H_REGS_MM_AHB_RF_HEADFILE_H__ __FILE__\r
  18 \r
  19 #define REGS_MM_AHB_RF\r
  20 \r
  21 /* registers definitions for MM_AHB_RF */\r
  22 #define REG_MM_AHB_RF_AHB_EB                              SCI_ADDR(REGS_MM_AHB_RF_BASE, 0x0000)\r
  23 #define REG_MM_AHB_RF_AHB_RST                             SCI_ADDR(REGS_MM_AHB_RF_BASE, 0x0004)\r
  24 #define REG_MM_AHB_RF_GEN_CKG_CFG                         SCI_ADDR(REGS_MM_AHB_RF_BASE, 0x0008)\r
  25 #define REG_MM_AHB_RF_MIPI_CSI2_CTRL                      SCI_ADDR(REGS_MM_AHB_RF_BASE, 0x000C)\r
  26 #define REG_MM_AHB_RF_MM_QOS_CFG                          SCI_ADDR(REGS_MM_AHB_RF_BASE, 0x0010)\r
  27 \r
  28 \r
  29 \r
  30 /* bits definitions for register REG_MM_AHB_RF_AHB_EB */\r
  31 #define BIT_MMU_EB                                        ( BIT(7) )\r
  32 #define BIT_CKG_EB                                        ( BIT(6) )\r
  33 #define BIT_JPG_EB                                        ( BIT(5) )\r
  34 #define BIT_CSI_EB                                        ( BIT(4) )\r
  35 #define BIT_VSP_EB                                        ( BIT(3) )\r
  36 #define BIT_ISP_EB                                        ( BIT(2) )\r
  37 #define BIT_CCIR_EB                                       ( BIT(1) )\r
  38 #define BIT_DCAM_EB                                       ( BIT(0) )\r
  39 \r
  40 /* bits definitions for register REG_MM_AHB_RF_AHB_RST */\r
  41 #define BIT_MMU_SOFT_RST                                  ( BIT(14) )\r
  42 #define BIT_CKG_SOFT_RST                                  ( BIT(13) )\r
  43 #define BIT_MM_MTX_SOFT_RST                               ( BIT(12) )\r
  44 #define BIT_OR1200_SOFT_RST                               ( BIT(11) )\r
  45 #define BIT_ROT_SOFT_RST                                  ( BIT(10) )\r
  46 #define BIT_CAM2_SOFT_RST                                 ( BIT(9) )\r
  47 #define BIT_CAM1_SOFT_RST                                 ( BIT(8) )\r
  48 #define BIT_CAM0_SOFT_RST                                 ( BIT(7) )\r
  49 #define BIT_JPG_SOFT_RST                                  ( BIT(6) )\r
  50 #define BIT_CSI_SOFT_RST                                  ( BIT(5) )\r
  51 #define BIT_VSP_SOFT_RST                                  ( BIT(4) )\r
  52 #define BIT_ISP_CFG_SOFT_RST                              ( BIT(3) )\r
  53 #define BIT_ISP_LOG_SOFT_RST                              ( BIT(2) )\r
  54 #define BIT_CCIR_SOFT_RST                                 ( BIT(1) )\r
  55 #define BIT_DCAM_SOFT_RST                                 ( BIT(0) )\r
  56 \r
  57 /* bits definitions for register REG_MM_AHB_RF_GEN_CKG_CFG */\r
  58 #define BIT_MM_MTX_AXI_CKG_EN                             ( BIT(8) )\r
  59 #define BIT_MM_AXI_CKG_EN                                 ( BIT(7) )\r
  60 #define BIT_JPG_AXI_CKG_EN                                ( BIT(6) )\r
  61 #define BIT_VSP_AXI_CKG_EN                                ( BIT(5) )\r
  62 #define BIT_ISP_AXI_CKG_EN                                ( BIT(4) )\r
  63 #define BIT_DCAM_AXI_CKG_EN                               ( BIT(3) )\r
  64 #define BIT_SENSOR_CKG_EN                                 ( BIT(2) )\r
  65 #define BIT_MIPI_CSI_CKG_EN                               ( BIT(1) )\r
  66 #define BIT_CPHY_CFG_CKG_EN                               ( BIT(0) )\r
  67 \r
  68 /* bits definitions for register REG_MM_AHB_RF_MIPI_CSI2_CTRL */\r
  69 #define BITS_MIPI_CPHY_SAMPLE_SEL(_X_)                    ( (_X_) << 3 & (BIT(3)|BIT(4)) )\r
  70 #define BIT_MIPI_CPHY_SYNC_MODE                           ( BIT(2) )\r
  71 #define BIT_MIPI_CPHY_TEST_CTL                            ( BIT(1) )\r
  72 #define BIT_MIPI_CPHY_SEL                                 ( BIT(0) )\r
  73 \r
  74 /* bits definitions for register REG_MM_AHB_RF_MM_QOS_CFG */\r
  75 #define BITS_QOS_R_DCAM(_X_)                              ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
  76 #define BITS_QOS_W_DCAM(_X_)                              ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
  77 #define BITS_QOS_R_JPG(_X_)                               ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
  78 #define BITS_QOS_W_JPG(_X_)                               ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
  79 #define BITS_QOS_R_ISP(_X_)                               ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
  80 #define BITS_QOS_W_ISP(_X_)                               ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
  81 #define BITS_QOS_R_VSP(_X_)                               ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
  82 #define BITS_QOS_W_VSP(_X_)                               ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
  83 \r
  84 #endif\r