arch/arm/mach-vexpress/platsmp.c

   1 /*
   2  *  linux/arch/arm/mach-vexpress/platsmp.c
   3  *
   4  *  Copyright (C) 2002 ARM Ltd.
   5  *  All Rights Reserved
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License version 2 as
   9  * published by the Free Software Foundation.
  10  */
  11 #include <linux/init.h>
  12 #include <linux/errno.h>
  13 #include <linux/delay.h>
  14 #include <linux/device.h>
  15 #include <linux/jiffies.h>
  16 #include <linux/smp.h>
  17 #include <linux/io.h>
  18
  19 #include <asm/cacheflush.h>
  20 #include <asm/localtimer.h>
  21 #include <asm/smp_scu.h>
  22 #include <asm/unified.h>
  23
  24 #include <mach/ct-ca9x4.h>
  25 #include <mach/motherboard.h>
  26 #define V2M_PA_CS7 0x10000000
  27
  28 #include "core.h"
  29
  30 extern void vexpress_secondary_startup(void);
  31
  32 /*
  33  * control for which core is the next to come out of the secondary
  34  * boot "holding pen"
  35  */
  36 volatile int __cpuinitdata pen_release = -1;
  37
  38 /*
  39  * Write pen_release in a way that is guaranteed to be visible to all
  40  * observers, irrespective of whether they're taking part in coherency
  41  * or not.  This is necessary for the hotplug code to work reliably.
  42  */
  43 static void write_pen_release(int val)
  44 {
  45         pen_release = val;
  46         smp_wmb();
  47         __cpuc_flush_dcache_area((void *)&pen_release, sizeof(pen_release));
  48         outer_clean_range(__pa(&pen_release), __pa(&pen_release + 1));
  49 }
  50
  51 static void __iomem *scu_base_addr(void)
  52 {
  53         return MMIO_P2V(A9_MPCORE_SCU);
  54 }
  55
  56 static DEFINE_SPINLOCK(boot_lock);
  57
  58 void __cpuinit platform_secondary_init(unsigned int cpu)
  59 {
  60         trace_hardirqs_off();
  61
  62         /*
  63          * if any interrupts are already enabled for the primary
  64          * core (e.g. timer irq), then they will not have been enabled
  65          * for us: do so
  66          */
  67         gic_cpu_init(0, gic_cpu_base_addr);
  68
  69         /*
  70          * let the primary processor know we're out of the
  71          * pen, then head off into the C entry point
  72          */
  73         write_pen_release(-1);
  74
  75         /*
  76          * Synchronise with the boot thread.
  77          */
  78         spin_lock(&boot_lock);
  79         spin_unlock(&boot_lock);
  80 }
  81
  82 int __cpuinit boot_secondary(unsigned int cpu, struct task_struct *idle)
  83 {
  84         unsigned long timeout;
  85
  86         /*
  87          * Set synchronisation state between this boot processor
  88          * and the secondary one
  89          */
  90         spin_lock(&boot_lock);
  91
  92         /*
  93          * This is really belt and braces; we hold unintended secondary
  94          * CPUs in the holding pen until we're ready for them.  However,
  95          * since we haven't sent them a soft interrupt, they shouldn't
  96          * be there.
  97          */
  98         write_pen_release(cpu);
  99
 100         /*
 101          * Send the secondary CPU a soft interrupt, thereby causing
 102          * the boot monitor to read the system wide flags register,
 103          * and branch to the address found there.
 104          */
 105         smp_cross_call(cpumask_of(cpu));
 106
 107         timeout = jiffies + (1 * HZ);
 108         while (time_before(jiffies, timeout)) {
 109                 smp_rmb();
 110                 if (pen_release == -1)
 111                         break;
 112
 113                 udelay(10);
 114         }
 115
 116         /*
 117          * now the secondary core is starting up let it run its
 118          * calibrations, then wait for it to finish
 119          */
 120         spin_unlock(&boot_lock);
 121
 122         return pen_release != -1 ? -ENOSYS : 0;
 123 }
 124
 125 /*
 126  * Initialise the CPU possible map early - this describes the CPUs
 127  * which may be present or become present in the system.
 128  */
 129 void __init smp_init_cpus(void)
 130 {
 131         void __iomem *scu_base = scu_base_addr();
 132         unsigned int i, ncores;
 133
 134         ncores = scu_base ? scu_get_core_count(scu_base) : 1;
 135
 136         /* sanity check */
 137         if (ncores == 0) {
 138                 printk(KERN_ERR
 139                        "vexpress: strange CM count of 0? Default to 1\n");
 140
 141                 ncores = 1;
 142         }
 143
 144         if (ncores > NR_CPUS) {
 145                 printk(KERN_WARNING
 146                        "vexpress: no. of cores (%d) greater than configured "
 147                        "maximum of %d - clipping\n",
 148                        ncores, NR_CPUS);
 149                 ncores = NR_CPUS;
 150         }
 151
 152         for (i = 0; i < ncores; i++)
 153                 set_cpu_possible(i, true);
 154 }
 155
 156 void __init smp_prepare_cpus(unsigned int max_cpus)
 157 {
 158         unsigned int ncores = num_possible_cpus();
 159         unsigned int cpu = smp_processor_id();
 160         int i;
 161
 162         smp_store_cpu_info(cpu);
 163
 164         /*
 165          * are we trying to boot more cores than exist?
 166          */
 167         if (max_cpus > ncores)
 168                 max_cpus = ncores;
 169
 170         /*
 171          * Initialise the present map, which describes the set of CPUs
 172          * actually populated at the present time.
 173          */
 174         for (i = 0; i < max_cpus; i++)
 175                 set_cpu_present(i, true);
 176
 177         /*
 178          * Initialise the SCU if there are more than one CPU and let
 179          * them know where to start.
 180          */
 181         if (max_cpus > 1) {
 182                 /*
 183                  * Enable the local timer or broadcast device for the
 184                  * boot CPU, but only if we have more than one CPU.
 185                  */
 186                 percpu_timer_setup();
 187
 188                 scu_enable(scu_base_addr());
 189
 190                 /*
 191                  * Write the address of secondary startup into the
 192                  * system-wide flags register. The boot monitor waits
 193                  * until it receives a soft interrupt, and then the
 194                  * secondary CPU branches to this address.
 195                  */
 196                 writel(~0, MMIO_P2V(V2M_SYS_FLAGSCLR));
 197                 writel(BSYM(virt_to_phys(vexpress_secondary_startup)),
 198                         MMIO_P2V(V2M_SYS_FLAGSSET));
 199         }
 200 }