Upload Tizen:Base source
[external/gdb.git] / sim / testsuite / sim / cris / asm / x0-v10.ms
1 #mach: crisv10
2 #ld: --section-start=.text=0
3 #output: 2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 3dfff[0-9a-f][0-9a-f][0-9a-f] ixnzvc 0\n
4 #output: 4 0 0 0 0 0 0 0 0 0 0 0 0 0 0 3dfff[0-9a-f][0-9a-f][0-9a-f] ixnzvc 1\n
5 #sim: --cris-trace=basic
6
7  .include "break.ms"