Upload Tizen:Base source
[external/gdb.git] / sim / testsuite / sim / cris / asm / subqpc.ms
1 # mach: crisv3 crisv8 crisv10
2 # xerror:
3 # output: General register read of PC is not implemented.\nprogram stopped with signal 5.\n
4
5  .include "testutils.inc"
6  start
7  subq 31,pc
8