Upload Tizen:Base source
[external/gdb.git] / sim / testsuite / sim / cris / asm / msteppc2.ms
1 # mach: crisv3 crisv8 crisv10
2 # xerror:
3 # output: General register read of PC is not implemented.\n
4 # output: program stopped with signal 5.\n
5
6  .include "testutils.inc"
7  start
8  mstep r2,pc